【技術實現步驟摘要】
本專利技術涉及器件建模領域，尤其涉及一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法。
技術介紹
1、verilog-a作為一種硬件描述語言，在模擬和混合信號電路的設計和仿真中發揮了重要作用。隨著人工神經網絡(ann)在器件建模領域的廣泛應用，如何高效地將訓練后的神經網絡結果轉換為verilog-a模型成為一個關鍵問題。當前的方法可能需要手動編寫和調試大量的verilog-a代碼，這不僅耗時費力，還容易出錯。
技術實現思路
1、有鑒于現有技術的上述缺陷，本專利技術所要解決的技術問題是現有的人工神經網絡轉換為verilog-a模型同行使用手動編寫和調試大量的verilog-a代碼，耗時費力，且容易出錯。本專利技術提供了神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，能夠高效地將訓練后的神經網絡結果自動轉換為verilog-a代碼，顯著提高了神經網絡結果在電路仿真中的應用效率，并降低了模型創建者的編程復雜度。
2、為實現上述目的，本專利技術提供了一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，具體包括以下步驟：
3、生成符合verilog-a語法的器件定義；
4、生成符合verilog-a語法的器件定義后，對符合verilog-a語法的變量進行實例化；
5、讀取神經網絡訓練后的所獲取的權重和偏置，并生成符合verilog-a語法的器件參數表達式；
6、讀取參數表達式且變量實例化之
7、在激活函數被定義后，輸出符合verilog-a語法的神經元連接關系及激活函數運算；
8、運算關系定義完成后，輸出符合verilog-a語法的器件端口電荷輸運關系；
9、最后，輸出符合verilog-a模型的結束語句，生成符合verilog-a的器件模型。
10、進一步地，器件定義包括頭文件定義、模型名稱、模型端口、設置端口輸入輸出特性、端口電學聲明。
11、進一步地，符合verilog-a語法的變量包括神經網絡中的神經元，端口及運算過程中使用的變量。
12、進一步地，參數表達式設置為先輸出參數，再輸出參數名稱，最后輸出對應的參數值。
13、進一步地，激活函數包括不同的激活函數，具體包括輸入層到隱藏層的激活函數、隱藏層與隱藏層之間的激活函數、隱藏層與輸出層間的激活函數。
14、進一步地，生成符合verilog-a語法的器件定義，具體包括生成符合verilog-a語法的頭文件定義模擬信號類型的相關參數，在verilog-a器件模型中定義，包括器件名稱、器件的端口數，并指定輸出端口，給各個端口賦予電性，然后采用并在模型python語言輸出符合verilog-a語法的模塊聲明、器件端口定義、電學聲明。
15、進一步地，讀取神經網絡訓練后的所獲取的權重和偏置，并生成符合verilog-a語法的器件參數表達式，具體是在ann訓練后獲得的模型采用權重w和偏置b來描述，在verilog-a模型中ann訓練后所獲取的權重和偏置即為器件模型參數，需要輸入取ann訓練后獲得的輸入層神經元與隱藏層神經元之間的權重w1_x_y，x和y表示神經元編號、隱藏層神經元與下一個隱藏層神經元之間的權重w2_x_y、隱藏層神經元與輸出層神經元之間的權重w3_x_y；采用python語言進行ann模型每個相鄰神經元之間權重的讀出，并按照編號儲存信息，輸出為符合verilog-a語法的參數形式。
16、進一步地，運算關系定義完成后，輸出符合verilog-a語法的器件端口電荷輸運關系，具體包括：初始時將前一層的第一個神經元的輸出值乘以對應的權重系數作為起點，通過一個循環將前一層剩余神經元的輸出值與其對應的權重系數相乘，并依次加到該和式中，將上述加權求和結果與該神經元的偏置項相加，生成該神經元的輸入表達式，并寫入verilog-a模塊，代碼將生成的神經元輸入表達式作為激活函數的輸入，計算神經元的輸出值；計算的輸出值作為該神經元的輸出，并寫入verilog-a模塊。
17、進一步地，最后，輸出符合verilog-a模型的結束語句，生成符合verilog-a的器件模型，具體包括，確定輸出端口的連接關系，以動態地處理器件在不同電壓條件下的工作模式，并調整相應的電壓值，然后輸出符合verilog-a模型的結束語句，生成符合verilog-a的器件模型。
18、技術效果
19、本專利技術提供的一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，實現了快速地基于python的神經網絡訓練模型向verilog-a語言的模型轉化，大幅提高了模型的轉換效率進而大幅提高了器件模型訓練及電路仿真效率。
20、以下將對本專利技術的構思、具體結構及產生的技術效果作進一步說明，以充分地了解本專利技術的目的、特征和效果。
本文檔來自技高網...【技術保護點】
1.一種神經網絡訓練的模型向Verilog-A語言器件模型的轉換方法，其特征在于，具體包括以下步驟：
2.如權利要求1所述的一種神經網絡訓練的模型向Verilog-A語言器件模型的轉換方法，其特征在于，所述器件定義包括頭文件定義、模型名稱、模型端口、設置端口輸入輸出特性、端口電學聲明。
3.如權利要求1所述的一種神經網絡訓練的模型向Verilog-A語言器件模型的轉換方法，其特征在于，符合Verilog-A語法的變量包括神經網絡中的神經元，端口及運算過程中使用的變量。
4.如權利要求1所述的一種神經網絡訓練的模型向Verilog-A語言器件模型的轉換方法，其特征在于，所述參數表達式設置為先輸出參數，再輸出參數名稱，最后輸出對應的參數值。
5.如權利要求1所述的一種神經網絡訓練的模型向Verilog-A語言器件模型的轉換方法，其特征在于，激活函數包括不同的激活函數，具體包括輸入層到隱藏層的激活函數、隱藏層與隱藏層之間的激活函數、隱藏層與輸出層間的激活函數。
6.如權利要求2所述的一種神經網絡訓練的模型向Verilog-A語
7.如權利要求1所述的一種神經網絡訓練的模型向Verilog-A語言器件模型的轉換方法，其特征在于，讀取神經網絡訓練后的所獲取的權重和偏置，并生成符合Verilog-A語法的器件參數表達式，具體是在ANN訓練后獲得的模型采用權重W和偏置B來描述，在Verilog-A模型中ANN訓練后所獲取的權重和偏置即為器件模型參數，需要輸入取ANN訓練后獲得的輸入層神經元與隱藏層神經元之間的權重W1_x_y，x和y表示神經元編號、隱藏層神經元與下一個隱藏層神經元之間的權重W2_x_y、隱藏層神經元與輸出層神經元之間的權重W3_x_y；采用python語言進行ANN模型每個相鄰神經元之間權重的讀出，并按照編號儲存信息，輸出為符合Verilog-A語法的參數形式。
8.如權利要求7所述的一種神經網絡訓練的模型向Verilog-A語言器件模型的轉換方法，其特征在于，運算關系定義完成后，輸出符合Verilog-A語法的器件端口電荷輸運關系，具體包括：初始時將前一層的第一個神經元的輸出值乘以對應的權重系數作為起點，通過一個循環將前一層剩余神經元的輸出值與其對應的權重系數相乘，并依次加到該和式中，將上述加權求和結果與該神經元的偏置項相加，生成該神經元的輸入表達式，并寫入Verilog-A模塊，代碼將生成的神經元輸入表達式作為激活函數的輸入，計算神經元的輸出值；計算的輸出值作為該神經元的輸出，并寫入Verilog-A模塊。
9.如權利要求6所述的一種神經網絡訓練的模型向Verilog-A語言器件模型的轉換方法，其特征在于，最后，輸出符合Verilog-A模型的結束語句，生成符合Verilog-A的器件模型，具體包括，確定輸出端口的連接關系，以動態地處理器件在不同電壓條件下的工作模式，并調整相應的電壓值，然后輸出符合Verilog-A模型的結束語句，生成符合Verilog-A的器件模型。
...【技術特征摘要】
1.一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，其特征在于，具體包括以下步驟：
2.如權利要求1所述的一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，其特征在于，所述器件定義包括頭文件定義、模型名稱、模型端口、設置端口輸入輸出特性、端口電學聲明。
3.如權利要求1所述的一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，其特征在于，符合verilog-a語法的變量包括神經網絡中的神經元，端口及運算過程中使用的變量。
4.如權利要求1所述的一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，其特征在于，所述參數表達式設置為先輸出參數，再輸出參數名稱，最后輸出對應的參數值。
5.如權利要求1所述的一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，其特征在于，激活函數包括不同的激活函數，具體包括輸入層到隱藏層的激活函數、隱藏層與隱藏層之間的激活函數、隱藏層與輸出層間的激活函數。
6.如權利要求2所述的一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，其特征在于，生成符合verilog-a語法的器件定義，具體包括生成符合verilog-a語法的頭文件定義模擬信號類型的相關參數，在verilog-a器件模型中定義，包括器件名稱、器件的端口數，并指定輸出端口，給各個端口賦予電性，然后采用并在模型python語言輸出符合verilog-a語法的模塊聲明、器件端口定義、電學聲明。
7.如權利要求1所述的一種神經網絡訓練的模型向verilog-a語言器件模型的轉換方法，其特征在于，讀取神經網絡訓練后的所獲取...
【專利技術屬性】
技術研發人員：馬穎，王兆卿，徐丹夫，
申請(專利權)人：無錫京師孵化管理有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。