【技術實現步驟摘要】
本專利技術涉及集成電路，特別是指一種帶共模抑制的放大器電路。
技術介紹
1、高速高精度模數轉換器（analog?to?digital?converter，adc）在高帶寬實時示波器，5g?和wifi?6/7?無線通信以及高分辨率雷達等領域有著廣泛的應用和需求。流水線或時間交織流水線adc?是當前高速高精度adc?的主流架構，但是流水線架構的缺點是設計復雜，功耗大，而且需要級間增益校準。與流水線架構不同，逐次逼近（sar）adc?結構簡單，功耗低，而且魯棒性好，但是sar?架構主要適合于高速中低精度的應用。
2、比較器是影響sar?adc轉換速度和精度的關鍵模塊，目前常用的比較器往往存在速度慢、噪聲大的問題，為了克服比較器這些問題，通常在比較器的前端加入預放大器模塊，可以有效地加快比較器的建立速度和抑制比較器的噪聲。
3、基于反相器的靜態放大器因其高電流能效的特點被廣泛應用，但因其偽差分結構導致共模增益與差模增益相當，進而造成對電路的共模變化敏感。因此，如何在不影響放大器性能的情況下，提高共模抑制，使其更好地使用于高速高信噪比sar?adc中，是目前亟待解決的問題。
技術實現思路
1、本專利技術提供了一種帶共模抑制的放大器電路，以解決現有放大器所存在的低共模抑制的技術問題。
2、為解決上述技術問題，本專利技術提供了如下技術方案：
3、一種帶共模抑制的放大器電路，包括：第一輸入端、第二輸入端、第一反相器、第二反相器、第三反相器、第四反相器
4、所述第一輸入端和所述第二輸入端用于輸入待處理的差分信號；
5、所述第一反相器、所述第二反相器、所述第三反相器、所述第四反相器、所述第五反相器、所述第六反相器、所述第七反相器、所述第八反相器和所述開關用于對輸入的差分信號進行處理；其中，所述第一反相器、所述第二反相器、所述第三反相器、所述第四反相器、所述第五反相器、所述第六反相器、所述第七反相器和所述第八反相器實現共模抑制，所述開關實現差分信號的動態放大處理；
6、所述第一輸出端和所述第二輸出端用于輸出差分信號的處理結果。
7、進一步地，所述第一反相器的輸出端與所述第三反相器的輸入端、所述第五反相器的輸出端以及所述第六反相器的輸入端電連接；所述第一反相器的輸入端與所述第一輸入端以及所述第七反相器的輸入端電連接；所述第三反相器的輸出端與所述第一輸出端以及所述第八反相器的輸出端電連接；所述第二反相器的輸出端與所述第四反相器的輸入端、所述第六反相器的輸出端以及所述第五反相器的輸入端電連接；所述第二反相器的輸入端與所述第二輸入端以及所述第八反相器的輸入端電連接；所述第四反相器的輸出端與所述第二輸出端以及所述第七反相器的輸出端電連接；所述第六反相器的輸入端與所述開關的第一端口電連接，所述第五反相器的輸入端與所述開關的第二端口電連接。
8、進一步地，所述第一反相器、所述第二反相器、所述第三反相器、所述第四反相器、所述第五反相器、所述第六反相器、所述第七反相器以及所述第八反相器的結構相同，均包括反相器輸入端、反相器輸出端、第一晶體管和第二晶體管；
9、所述第一晶體管和所述第二晶體管的柵極電連接，且電連接所述反相器輸入端；所述第一晶體管與所述第二晶體管的漏極電連接，且電連接所述反相器輸出端。
10、進一步地，所述第一晶體管為nmos管；所述第二晶體管為pmos管。
11、進一步地，所述開關包括第三晶體管；所述第三晶體管的柵極連接外部輸入的時鐘信號；所述第三晶體管的漏極作為所述開關的第一端口，源極作為所述開關的第二端口。
12、進一步地，所述第三晶體管為nmos管。
13、進一步地，當所述時鐘信號為高電平時，所述第三晶體管導通，此時所述帶共模抑制的放大器電路對輸入的差分信號進行放大處理；當所述時鐘信號為低電平時，所述第三晶體管關斷，此時所述帶共模抑制的放大器電路停止工作，在所述放大器電路停止工作階段，能夠用于對輸入的差分信號進行比較，完成模擬信號到數字信號的轉換。
14、本專利技術提供的技術方案帶來的有益效果至少包括：
15、本專利技術所提供的帶共模抑制的放大器電路，通過第一反相器至第八反相器實現共模抑制；通過開關實現差分信號的動態放大處理，降低了放大器的功耗。可以在不影響放大器性能的情況下，提高共模抑制，從而可更好地應用于高速高信噪比sar?adc中，解決了現有放大器所存在的低共模抑制的問題。
本文檔來自技高網...【技術保護點】
1.一種帶共模抑制的放大器電路，其特征在于，包括：第一輸入端、第二輸入端、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第一輸出端、第二輸出端以及開關；其中，
2.如權利要求1所述的帶共模抑制的放大器電路，其特征在于，所述第一反相器的輸出端與所述第三反相器的輸入端、所述第五反相器的輸出端以及所述第六反相器的輸入端電連接；所述第一反相器的輸入端與所述第一輸入端以及所述第七反相器的輸入端電連接；所述第三反相器的輸出端與所述第一輸出端以及所述第八反相器的輸出端電連接；所述第二反相器的輸出端與所述第四反相器的輸入端、所述第六反相器的輸出端以及所述第五反相器的輸入端電連接；所述第二反相器的輸入端與所述第二輸入端以及所述第八反相器的輸入端電連接；所述第四反相器的輸出端與所述第二輸出端以及所述第七反相器的輸出端電連接；
3.如權利要求1所述的帶共模抑制的放大器電路，其特征在于，所述第一反相器、所述第二反相器、所述第三反相器、所述第四反相器、所述第五反相器、所述第六反相器、所述第七反相器以及所述第八反相器的結構相同，均包括
4.如權利要求3所述的帶共模抑制的放大器電路，其特征在于，所述第一晶體管為NMOS管；所述第二晶體管為PMOS管。
5.如權利要求2所述的帶共模抑制的放大器電路，其特征在于，所述開關包括第三晶體管；所述第三晶體管的柵極連接外部輸入的時鐘信號；所述第三晶體管的漏極作為所述開關的第一端口，源極作為所述開關的第二端口。
6.如權利要求5所述的帶共模抑制的放大器電路，其特征在于，所述第三晶體管為NMOS管。
7.如權利要求5所述的帶共模抑制的放大器電路，其特征在于，當所述時鐘信號為高電平時，所述第三晶體管導通，此時所述帶共模抑制的放大器電路對輸入的差分信號進行放大處理；當所述時鐘信號為低電平時，所述第三晶體管關斷，此時所述帶共模抑制的放大器電路停止工作，在所述放大器電路停止工作階段，能夠用于對輸入的差分信號進行比較，完成模擬信號到數字信號的轉換。
...【技術特征摘要】
1.一種帶共模抑制的放大器電路，其特征在于，包括：第一輸入端、第二輸入端、第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第八反相器、第一輸出端、第二輸出端以及開關；其中，
2.如權利要求1所述的帶共模抑制的放大器電路，其特征在于，所述第一反相器的輸出端與所述第三反相器的輸入端、所述第五反相器的輸出端以及所述第六反相器的輸入端電連接；所述第一反相器的輸入端與所述第一輸入端以及所述第七反相器的輸入端電連接；所述第三反相器的輸出端與所述第一輸出端以及所述第八反相器的輸出端電連接；所述第二反相器的輸出端與所述第四反相器的輸入端、所述第六反相器的輸出端以及所述第五反相器的輸入端電連接；所述第二反相器的輸入端與所述第二輸入端以及所述第八反相器的輸入端電連接；所述第四反相器的輸出端與所述第二輸出端以及所述第七反相器的輸出端電連接；
3.如權利要求1所述的帶共模抑制的放大器電路，其特征在于，所述第一反相器、所述第二反相器、所述第三反相器、所述第四反相器、所述第五反相...
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。