【技術實現步驟摘要】
本專利技術涉及數據存儲，尤其涉及一種數據存儲結構和數據存儲方法。
技術介紹
1、在使用芯片的存儲結構進行數據存儲時，通常是將數據人為拆分后進行校驗或掩碼處理，然后將處理后的數據存儲至存儲電路中，這樣會導致數據存儲邏輯復雜，數據存儲效率較低。
技術實現思路
1、本專利技術提供一種數據存儲結構和數據存儲方法，以解決現有存儲電路無法同時滿足完整校驗功能和寫掩碼功能需求，數據存儲邏輯復雜，導致數據存儲效率較低的問題。
2、第一方面，本申請實施例提供了一種數據存儲結構，包括依次連接的掩碼電路、校驗編碼電路和存儲電路，存儲電路包括m個存儲陣列；
3、掩碼電路用于將待寫入數據進行掩碼處理，得到待寫入數據的待編碼數據；
4、校驗編碼電路用于將待編碼數據按字節拆分為n個子數據，以及用于對n個子數據進行校驗編碼，得到n個子數據分別對應的校驗編碼數據，任一組校驗編碼數據包括子數據以及子數據的校驗碼，n為大于或等于2的整數；
5、m個存儲陣列用于存儲n組校驗編碼數據，m為大于或等于1且小于或等于n的整數，存儲陣列的位寬大于或等于校驗編碼數據的位寬。
6、可選地，校驗編碼電路還用于：
7、根據n組校驗編碼數據確定m個數據組；
8、將m個數據組一一對應存儲至m個存儲陣列中。
9、可選地，校驗編碼電路還用于：
10、按照n個子數據在待編碼數據中的順序，合并n組校驗編碼數據，得到目標存儲數據；
12、可選地，數據存儲結構還包括與m個存儲陣列連接的讀取裝置和n個校驗解碼器；
13、讀取裝置用于從存儲電路的m個存儲陣列中讀取數據，以得到n組校驗編碼數據，以及用于將n組校驗編碼數據一一對應輸入至n個校驗解碼器；
14、n個校驗解碼器用于分別對讀取裝置輸入的校驗編碼數據進行解碼并校驗，得到n個子數據。
15、可選地，存儲電路的位寬由校驗編碼電路中的校驗編碼器的數量和校驗編碼器生成的校驗碼的位數確定；
16、存儲電路中存儲陣列的數量和結構由存儲電路的位寬和存儲電路的性能數據確定。
17、可選地，存儲電路為多個待選型電路中性能滿足要求的待選型電路，不同待選型電路對應不同的存儲陣列組合方式，不同存儲陣列組合方式中存儲陣列的數量和/或結構不同，不同的存儲陣列組合方式根據存儲電路的位寬對存儲電路進行拆分所確定。
18、可選地，各待選型電路的電路面積不同時，存儲電路為電路面積最小的待選型電路；或，
19、當各待選型電路的電路面積相同時，存儲電路為多個待選項電路中漏電最小的待選型電路；或，
20、存儲電路為多個待選型電路中功率電路面積比的絕對值最小的待選型電路，功率電路面積比由待選型電路的電路面積和漏電情況確定或，由待選型電路的電路面積和電路功耗確定。
21、可選地，存儲電路的拆分方式包括單一拆分方式和等分拆分方式，單一拆分方式中待選型電路包括一個存儲陣列，且存儲陣列的位寬為存儲電路的位寬；
22、等分拆分方式是將待選型電路的存儲空間等分拆分為結構相同的多個存儲陣列，且各存儲陣列的位寬為存儲電路的位寬除以待選型電路中存儲陣列的數量。
23、可選地，不同類型的存儲陣列拆分方式還包括不等分拆分方式，不等分拆分方式中待選型電路的各存儲陣列的種類和邏輯大小不同，且各存儲陣列的位寬為存儲電路的位寬除以待選型電路中存儲陣列的數量。
24、可選地，校驗編碼電路包括拆分裝置和n個校驗編碼器，拆分裝置連接掩碼電路的輸出以及連接n個校驗編碼器的輸入，n個校驗編碼器的輸出連接存儲電路；
25、拆分裝置用于將待編碼數據按字節拆分為n個子數據，并將n個子數據一一對應輸入至n個校驗編碼器，一個校驗編碼器輸入一個子數據；
26、n個校驗編碼器用于分別對拆分裝置輸入的子數據進行編碼，得到n組校驗編碼數據。
27、第二方面，本申請實施例提供了一種數據存儲方法，應用上述數據存儲結構中，該方法包括：
28、掩碼電路將待寫入數據進行掩碼處理，得到待寫入數據的待編碼數據；
29、校驗編碼電路將待編碼數據按字節拆分為n個子數據，以及對n個子數據進行校驗編碼，得到n個子數據分別對應的校驗編碼數據，任一組校驗編碼數據包括子數據以及子數據的校驗碼，n為大于或等于2的整數；
30、校驗編碼電路將n組校驗編碼數據存儲于m個存儲陣列中，m為大于或等于1且小于或等于n的整數，存儲陣列的位寬大于或等于校驗編碼數據的位寬。
31、上述數據存儲結構和數據存儲方法所提供的一個方案中，數據存儲結構包括依次連接的掩碼電路、校驗編碼電路和存儲電路，存儲電路包括m個存儲陣列；其中，掩碼電路用于將待寫入數據進行掩碼處理，得到待寫入數據的待編碼數據；校驗編碼電路用于將待編碼數據按字節拆分為n個子數據，以及用于對n個子數據進行校驗編碼，得到n個子數據分別對應的校驗編碼數據，任一組校驗編碼數據包括子數據以及子數據的校驗碼，n為大于或等于2的整數；m個存儲陣列用于存儲n組校驗編碼數據，m為大于或等于1且小于或等于n的整數，存儲陣列的位寬大于或等于所述校驗編碼數據的位寬。本實施例中，通過掩碼電路將原始輸入數據進行掩碼處理，然后校驗編碼電路將掩碼處理后的數據按字節進行拆分并編碼，能夠在一個數據存儲結構中同時實現校驗編碼功能和寫掩碼功能，無需進行人為數據拆分以進行校驗或掩碼處理，在保證數據完整性和安全性的基礎上，簡化了數據存儲邏輯，提高了數據存儲的效率。
本文檔來自技高網...【技術保護點】
1.一種數據存儲結構，其特征在于，包括依次連接的掩碼電路、校驗編碼電路和存儲電路，所述存儲電路包括M個存儲陣列；
2.如權利要求1所述的數據存儲結構，其特征在于，所述校驗編碼電路還用于：
3.如權利要求2所述的數據存儲結構，其特征在于，所述校驗編碼電路具體還用于：
4.如權利要求1所述的數據存儲結構，其特征在于，所述數據存儲結構還包括與M個所述存儲陣列連接的讀取裝置和N個校驗解碼器；
5.如權利要求1所述的數據存儲結構，其特征在于，所述存儲電路的位寬由所述校驗編碼電路中的校驗編碼器的數量和所述校驗編碼器生成的所述校驗碼的位數確定；
6.如權利要求5所述的數據存儲結構，其特征在于，所述存儲電路為多個待選型電路中性能滿足要求的所述待選型電路，不同所述待選型電路對應不同的存儲陣列組合方式，不同所述存儲陣列組合方式中所述存儲陣列的數量和/或結構不同，不同的所述存儲陣列組合方式根據所述存儲電路的位寬對所述存儲電路進行拆分所確定。
7.如權利要求6所述的數據存儲結構，其特征在于，各所述待選型電路的電路面積不同時，所述存儲
8.如權利要求6所述的數據存儲結構，其特征在于，所述存儲電路的拆分方式包括單一拆分方式和等分拆分方式，所述單一拆分方式中所述待選型電路包括一個所述存儲陣列，且所述存儲陣列的位寬為所述存儲電路的位寬；
9.如權利要求8所述的數據存儲結構，其特征在于，不同類型的所述存儲陣列拆分方式還包括不等分拆分方式，所述不等分拆分方式中所述待選型電路的各所述存儲陣列的種類和邏輯大小不同，且各所述存儲陣列的位寬為所述存儲電路的位寬除以所述待選型電路中所述存儲陣列的數量。
10.如權利要求1-9任一項所述的數據存儲結構，其特征在于，所述校驗編碼電路包括拆分裝置和N個校驗編碼器，所述拆分裝置連接所述掩碼電路的輸出以及連接N個所述校驗編碼器的輸入，所述N個校驗編碼器的輸出通過所述拆分裝置連接所述存儲電路；
11.一種數據存儲方法，其特征在于，應用于如權利要求1-10任一項所述的數據存儲結構中，所述方法包括：
...【技術特征摘要】
1.一種數據存儲結構，其特征在于，包括依次連接的掩碼電路、校驗編碼電路和存儲電路，所述存儲電路包括m個存儲陣列；
2.如權利要求1所述的數據存儲結構，其特征在于，所述校驗編碼電路還用于：
3.如權利要求2所述的數據存儲結構，其特征在于，所述校驗編碼電路具體還用于：
4.如權利要求1所述的數據存儲結構，其特征在于，所述數據存儲結構還包括與m個所述存儲陣列連接的讀取裝置和n個校驗解碼器；
5.如權利要求1所述的數據存儲結構，其特征在于，所述存儲電路的位寬由所述校驗編碼電路中的校驗編碼器的數量和所述校驗編碼器生成的所述校驗碼的位數確定；
6.如權利要求5所述的數據存儲結構，其特征在于，所述存儲電路為多個待選型電路中性能滿足要求的所述待選型電路，不同所述待選型電路對應不同的存儲陣列組合方式，不同所述存儲陣列組合方式中所述存儲陣列的數量和/或結構不同，不同的所述存儲陣列組合方式根據所述存儲電路的位寬對所述存儲電路進行拆分所確定。
7.如權利要求6所述的數據存儲結構...
【專利技術屬性】
技術研發人員：張國慶，阮云帆，
申請(專利權)人：蔚銳科技深圳有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。