System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術實現步驟摘要】
本申請涉及半導體,具體涉及一種存儲器的制備方法及存儲器。
技術介紹
1、傳統nor?flash嵌入式閃存技術在半導體40納米工藝節點已經達到物理極限,并且在40納米以下工藝節點中hkmg(高k金屬柵)材料技術無法用于傳統nor?flash存儲單元的poly(多晶硅)制程,需要存儲單元做完再重新做hkmg層,工藝相當復雜,成本大幅度提高。目前沒有嵌入式非易失性存儲器供應商完成28nm及以下工藝節點nor?flash的量產,嵌入式內存技術面臨著重大挑戰。
2、新型嵌入式非易失性存儲器后段電容工藝技術,打破了嵌入式非易失性存儲器因傳統前端工藝器件尺寸等問題不適用于40納米以下工藝節點的限制。電阻式隨機存取存儲器(rram)作為新型嵌入式非易失性存儲器中的相對領先的技術,通過材料中固體電介質改變電阻率實現存儲擦除數據。數據存儲時,rram固體電介質材料在外加電場的作用下,形成可以導電的“細絲”并進入低阻態;數據擦除時,通過反向加壓,打斷“細絲”并進入高阻態。其存儲原理需要不斷改變材料內部阻態,使其在存儲擦除操作時間上略弱于其他新型嵌入式非易失性存儲器,如mram(magnetoresistive?random?access?memory,磁性隨機存儲器)磁阻式存儲器,fram(ferroelectric?random?access?memory,鐵電隨機存儲器)鐵電存儲器。
3、rram采用后段電容工藝技術,作為未來40納米以下工藝節點flash入式內存的替代品。rram采用后段電容工藝,其后段陣列結構和金屬連線
4、需要說明的是,在上述
技術介紹
部分公開的信息僅用于加強對本專利技術的背景的理解,因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。
技術實現思路
1、針對現有技術中的問題,本申請的目的在于提供一種存儲器的制備方法及存儲器,在無需額外光罩的情況下,通過制備含有新型空氣間隙結構的存儲器,降低rc延遲,減少漏電,提升整體運行速率并有效彌補存儲擦除操作時間上的不足。
2、本申請實施例提供一種存儲器的制備方法,包括:
3、形成第一金屬層和位于所述第一金屬層的一側的第一保護層;
4、于所述第一保護層背離所述第一金屬層的一側形成存儲單元陣列結構,所述陣列結構與所述第一金屬層通過第一金屬連接層電連接;
5、于所述陣列結構背離所述第一金屬層的一側形成第二保護層,通過側壁刻蝕技術,減小所述第二保護層的厚度,得到存儲單元保護側壁;
6、通過化學氣相沉積工藝填充形成第三保護層,所述第三保護層對應于相鄰兩個存儲單元之間的位置形成有臺階結構;
7、于所述第三保護層背離所述陣列結構的一側沉積氧化層,所述氧化層和所述第三保護層之間對應于所述臺階結構的位置形成有空氣間隙。
8、在一些實施例中,形成第一金屬層和位于所述第一金屬層的一側的第一保護層,包括如下步驟:
9、形成第一金屬層;
10、于所述第一金屬層一側沉積形成刻蝕停止層;
11、于所述刻蝕停止層背離所述第一金屬層的一側沉積形成第一保護層。
12、在一些實施例中,于所述第一保護層背離所述第一金屬層的一側形成存儲單元陣列結構,包括如下步驟:
13、于所述第一保護層背離所述第一金屬層的一側依次沉積第一電極層、固定電介質和第二電極層;
14、通過光刻和刻蝕工藝形成存儲單元陣列結構。
15、在一些實施例中,于所述陣列結構背離所述第一金屬層的一側形成第二保護層,包括:
16、通過化學氣相沉積工藝于所述陣列結構背離所述第一金屬層的一側形成第二保護層。
17、在一些實施例中,于所述第三保護層背離所述陣列結構的一側沉積氧化層,包括如下步驟:
18、采用等離子體增強化學氣相沉積工藝,于所述第三保護層背離所述陣列結構的一側沉積氧化層。
19、在一些實施例中,所述氧化層為bd2超低介電常數氧化層。
20、在一些實施例中,減小所述第二保護層的厚度,包括將所述第二保護層的厚度減小至小于100a。
21、在一些實施例中,于所述臺階結構處形成空氣間隙之后,還包括如下步驟:
22、于所述氧化層背離所述陣列結構的一側形成第二金屬層,所述第二金屬層與所述陣列結構通過第二金屬連接層電連接。
23、在一些實施例中,所述第一保護層和所述第三保護層為四乙氧基硅烷保護層,所述第二保護層為氮化硅保護層或碳氮化硅保護層。
24、本申請實施例還提供一種存儲器,采用所述的存儲器的制備方法得到,所述存儲器包括:
25、第一金屬層;
26、第一保護層,位于所述第一金屬層的一側;
27、存儲單元陣列結構,位于所述第一保護層背離所述第一金屬層的一側,所述陣列結構與所述第一金屬層通過第一金屬連接層電連接;
28、存儲單元保護側壁,位于所述陣列結構背離所述第一保護層的一側;
29、第三保護層,位于所述存儲單元保護側壁背離所述陣列結構的一側,所述第三保護層對應于相鄰兩個存儲單元之間的位置形成有臺階結構;
30、氧化層,位于所述第三保護層背離所述陣列結構的一側,所述氧化層和所述第三保護層之間對應于所述臺階結構的位置具有空氣間隙;
31、第二金屬層,位于所述氧化層背離所述陣列結構的一側,所述第二金屬層與所述陣列結構通過第二金屬連接層電連接。
32、本申請所提供的存儲器的制備方法及存儲器具有如下優點:
33、通過采用本申請,通過制備含有新型空氣間隙結構的存儲器,降低rc延遲,減少漏電,提升整體運行速率并有效彌補存儲擦除操作時間上的不足,有效提升存儲器的產品性能,并且在形成空氣間隙時,無需采用額外光罩,提高了存儲器制備效率,降低存儲器成本。
34、應當理解的是,以上的一般描述和后文的細節描述僅是示例性和解釋性的,并不能限制本專利技術。
本文檔來自技高網...【技術保護點】
1.一種存儲器的制備方法,其特征在于,包括:
2.根據權利要求1所述的存儲器的制備方法,其特征在于,形成第一金屬層和位于所述第一金屬層的一側的第一保護層,包括如下步驟:
3.根據權利要求1所述的存儲器的制備方法,其特征在于,于所述第一保護層背離所述第一金屬層的一側形成存儲單元陣列結構,包括如下步驟:
4.根據權利要求1所述的存儲器的制備方法,其特征在于,于所述陣列結構背離所述第一金屬層的一側形成第二保護層,包括:
5.根據權利要求1所述的存儲器的制備方法,其特征在于,于所述第三保護層背離所述陣列結構的一側沉積氧化層,包括如下步驟:
6.根據權利要求1所述的存儲器的制備方法,其特征在于,所述氧化層為BD2超低介電常數氧化層。
7.根據權利要求1所述的存儲器的制備方法,其特征在于,減小所述第二保護層的厚度,包括將所述第二保護層的厚度減小至小于100A。
8.根據權利要求1所述的存儲器的制備方法,其特征在于,于所述臺階結構處形成空氣間隙之后,還包括如下步驟:
9.根據權利要求1所述的存儲器的
10.一種存儲器,其特征在于,采用權利要求1至9中任一項所述的存儲器的制備方法得到,所述存儲器包括:
...【技術特征摘要】
1.一種存儲器的制備方法,其特征在于,包括:
2.根據權利要求1所述的存儲器的制備方法,其特征在于,形成第一金屬層和位于所述第一金屬層的一側的第一保護層,包括如下步驟:
3.根據權利要求1所述的存儲器的制備方法,其特征在于,于所述第一保護層背離所述第一金屬層的一側形成存儲單元陣列結構,包括如下步驟:
4.根據權利要求1所述的存儲器的制備方法,其特征在于,于所述陣列結構背離所述第一金屬層的一側形成第二保護層,包括:
5.根據權利要求1所述的存儲器的制備方法,其特征在于,于所述第三保護層背離所述陣列結構的一側沉積氧化層,包括如下步驟:
6.根據權利要求...
【專利技術屬性】
技術研發人員:劉靖,洪明杰,董琳娜,孫林林,賴圣明,
申請(專利權)人:上海積塔半導體有限公司,
類型:發明
國別省市:
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。