【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及通信，特別是涉及一種嵌入式實(shí)時(shí)系統(tǒng)用高速率數(shù)據(jù)發(fā)送系統(tǒng)。
技術(shù)介紹
1、嵌入式實(shí)時(shí)系統(tǒng)can、485、1553b、422等接口同時(shí)以高速速率的間隔向外部設(shè)備發(fā)送幾百m?byte或者幾個(gè)g?byte的大量數(shù)據(jù)時(shí)，外部設(shè)備接收數(shù)據(jù)后，由于處理不及時(shí)、或者外部設(shè)備卡頓，可能會(huì)造成某一包數(shù)據(jù)接收不到，這樣就很容易造成數(shù)據(jù)丟失，從而影響整個(gè)數(shù)據(jù)交互功能。
2、可見，在很多應(yīng)用場(chǎng)景中，嵌入式實(shí)時(shí)系統(tǒng)無(wú)法通過(guò)can、485、1553b、422等接口同時(shí)以高速率的間隔發(fā)送幾百m?byte或者幾個(gè)g?byte的大量數(shù)據(jù)，即使能同時(shí)發(fā)送高速率的間隔大量數(shù)據(jù)，接收端設(shè)備也不能保證接收到嵌入式實(shí)時(shí)系統(tǒng)所發(fā)送的所有大量數(shù)據(jù)，從而丟失數(shù)據(jù)。
技術(shù)實(shí)現(xiàn)思路
1、鑒于上述問(wèn)題，本專利技術(shù)提供用于克服上述問(wèn)題或者至少部分地解決上述問(wèn)題的一種高速率數(shù)據(jù)發(fā)送系統(tǒng)。解決了嵌入式實(shí)時(shí)系統(tǒng)下can、485、1553b、422等接口同時(shí)以高速速率的間隔發(fā)送幾百mbyte或者幾個(gè)gbyte的大量數(shù)據(jù)，有可能出現(xiàn)的丟數(shù)據(jù)或數(shù)據(jù)包現(xiàn)象的問(wèn)題。
2、本專利技術(shù)提供了如下方案：
3、一種高速率數(shù)據(jù)發(fā)送系統(tǒng)，包括：
4、包括嵌入式實(shí)時(shí)系統(tǒng)以及fpga器件，所述嵌入式實(shí)時(shí)系統(tǒng)與所述fpga器件通過(guò)通信總線相連；所述嵌入式實(shí)時(shí)系統(tǒng)包括用于實(shí)現(xiàn)與外部設(shè)備通信連接的不同類型的若干原始通信接口，所述原始通信接口至少包括can接口、485接口、1553b接口、422接口中的一種或幾種；所述
5、所述fpga器件用于執(zhí)行以下操作：
6、針對(duì)每個(gè)類型的所述原始通信接口分別創(chuàng)建對(duì)應(yīng)的第一緩存區(qū)以及第二緩存區(qū)，以便所述嵌入式實(shí)時(shí)系統(tǒng)將每個(gè)類型的所述原始通信接口所需發(fā)送的數(shù)據(jù)進(jìn)行分包處理，并增加序號(hào)后交叉寫入對(duì)應(yīng)的所述第一緩存區(qū)以及所述第二緩存區(qū)；
7、確定需要通過(guò)目標(biāo)通信接口發(fā)送數(shù)據(jù)后，所述目標(biāo)通信接口包括若干所述轉(zhuǎn)發(fā)通信接口的一個(gè)或幾個(gè)；將所述目標(biāo)通信接口對(duì)應(yīng)的所述第一緩存區(qū)以及所述第二緩存區(qū)中的數(shù)據(jù)通過(guò)目標(biāo)通信接口發(fā)送至所述外部設(shè)備，以便所述外部設(shè)備接收到的所述數(shù)據(jù)后根據(jù)所述序號(hào)還原數(shù)據(jù)順序。
8、優(yōu)選地：確定發(fā)送完成后更改數(shù)據(jù)發(fā)送狀態(tài)為發(fā)送完成，并將所述發(fā)送狀態(tài)發(fā)送給所述嵌入式實(shí)時(shí)系統(tǒng)，以便所述嵌入式實(shí)時(shí)系統(tǒng)將后續(xù)分包后并添加需要的數(shù)據(jù)寫入空閑狀態(tài)的所述第一緩存區(qū)以及第二緩存區(qū)。
9、優(yōu)選地：接收到的所述外部設(shè)備發(fā)送的當(dāng)前包數(shù)據(jù)接收完畢后確定發(fā)送完成。
10、優(yōu)選地：所述第一緩存區(qū)以及所述第二緩存區(qū)各自的存儲(chǔ)容量單位均為千字節(jié)。
11、優(yōu)選地：所述通信總線包括pcie總線、axi總線中的任意一種。
12、優(yōu)選地：檢測(cè)到所述嵌入式實(shí)時(shí)操作系統(tǒng)寫入的數(shù)據(jù)長(zhǎng)度和寫入狀態(tài)完成后，確定需要通過(guò)目標(biāo)通信接口發(fā)送數(shù)據(jù)。
13、優(yōu)選地：接收到通過(guò)所述目標(biāo)通信接口發(fā)送的數(shù)據(jù)讀取請(qǐng)求后，確定需要通過(guò)目標(biāo)通信接口發(fā)送數(shù)據(jù)。
14、根據(jù)本專利技術(shù)提供的具體實(shí)施例，本專利技術(shù)公開了以下技術(shù)效果：
15、本申請(qǐng)實(shí)施例提供的一種高速率數(shù)據(jù)發(fā)送系統(tǒng)，通過(guò)嵌入式實(shí)時(shí)系統(tǒng)與fpga器件結(jié)合的方式，采取在fpga器件上建立a,b緩沖區(qū)，系統(tǒng)先將數(shù)據(jù)寫入a，b緩沖區(qū)，并寫入標(biāo)志，fpga器件讀取緩沖區(qū)中的數(shù)據(jù)發(fā)送給外部設(shè)備，并與實(shí)時(shí)系統(tǒng)進(jìn)行交互，完成高速率、大數(shù)據(jù)的發(fā)送。解決了can、485、1553b、422等接口同時(shí)以高速速率的間隔發(fā)送的幾百mbyte或者幾個(gè)g?byte的大量數(shù)據(jù)時(shí)，外部設(shè)備接收數(shù)據(jù)時(shí)，由于處理不及時(shí)、或者外部設(shè)備卡頓，造成某一包數(shù)據(jù)接收不到，出現(xiàn)丟失數(shù)據(jù)包現(xiàn)象。
16、當(dāng)然，實(shí)施本專利技術(shù)的任一產(chǎn)品并不一定需要同時(shí)達(dá)到以上所述的所有優(yōu)點(diǎn)。
本文檔來(lái)自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種高速率數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，包括嵌入式實(shí)時(shí)系統(tǒng)以及FPGA器件，所述嵌入式實(shí)時(shí)系統(tǒng)與所述FPGA器件通過(guò)通信總線相連；所述嵌入式實(shí)時(shí)系統(tǒng)包括用于實(shí)現(xiàn)與外部設(shè)備通信連接的不同類型的若干原始通信接口，所述原始通信接口至少包括Can接口、485接口、1553B接口、422接口中的一種或幾種；所述FPGA器件設(shè)置有用于與外部設(shè)備相連的若干轉(zhuǎn)發(fā)通信接口，若干所述轉(zhuǎn)發(fā)通信接口與若干所述原始通信接口一一對(duì)應(yīng)；
2.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，確定發(fā)送完成后更改數(shù)據(jù)發(fā)送狀態(tài)為發(fā)送完成，并將所述發(fā)送狀態(tài)發(fā)送給所述嵌入式實(shí)時(shí)系統(tǒng)，以便所述嵌入式實(shí)時(shí)系統(tǒng)將后續(xù)分包后并添加需要的數(shù)據(jù)寫入空閑狀態(tài)的所述第一緩存區(qū)以及第二緩存區(qū)。
3.根據(jù)權(quán)利要求2所述的高速率數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，接收到的所述外部設(shè)備發(fā)送的當(dāng)前包數(shù)據(jù)接收完畢后確定發(fā)送完成。
4.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，所述第一緩存區(qū)以及所述第二緩存區(qū)各自的存儲(chǔ)容量單位均為千字節(jié)。
5.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，所述
6.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，檢測(cè)到所述嵌入式實(shí)時(shí)操作系統(tǒng)寫入的數(shù)據(jù)長(zhǎng)度和寫入狀態(tài)完成后，確定需要通過(guò)目標(biāo)通信接口發(fā)送數(shù)據(jù)。
7.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，接收到通過(guò)所述目標(biāo)通信接口發(fā)送的數(shù)據(jù)讀取請(qǐng)求后，確定需要通過(guò)目標(biāo)通信接口發(fā)送數(shù)據(jù)。
...【技術(shù)特征摘要】
1.一種高速率數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，包括嵌入式實(shí)時(shí)系統(tǒng)以及fpga器件，所述嵌入式實(shí)時(shí)系統(tǒng)與所述fpga器件通過(guò)通信總線相連；所述嵌入式實(shí)時(shí)系統(tǒng)包括用于實(shí)現(xiàn)與外部設(shè)備通信連接的不同類型的若干原始通信接口，所述原始通信接口至少包括can接口、485接口、1553b接口、422接口中的一種或幾種；所述fpga器件設(shè)置有用于與外部設(shè)備相連的若干轉(zhuǎn)發(fā)通信接口，若干所述轉(zhuǎn)發(fā)通信接口與若干所述原始通信接口一一對(duì)應(yīng)；
2.根據(jù)權(quán)利要求1所述的高速率數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，確定發(fā)送完成后更改數(shù)據(jù)發(fā)送狀態(tài)為發(fā)送完成，并將所述發(fā)送狀態(tài)發(fā)送給所述嵌入式實(shí)時(shí)系統(tǒng)，以便所述嵌入式實(shí)時(shí)系統(tǒng)將后續(xù)分包后并添加需要的數(shù)據(jù)寫入空閑狀態(tài)的所述第一緩存區(qū)以及第二緩存區(qū)。
3.根據(jù)...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：于立明，陳剛，吳璇，楊帥，李澤銀，
申請(qǐng)(專利權(quán))人：中國(guó)兵器裝備集團(tuán)自動(dòng)化研究所有限公司，
類型：發(fā)明
國(guó)別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。