【技術實現步驟摘要】
本專利技術涉及半導體器件，尤其涉及一種超結mosfet結構及其制備方法。
技術介紹
1、在功率器件
，針對“硅極限”問題，業內人員提出相關改善方式。其中利用電荷平衡改變體內電場分布的超結金氧半場效晶體管(metal?oxide?semiconductorfield?effect?transistor，mosfet)結構成為主要方式之一。相比傳統的垂直雙擴散金屬氧化物半導體器件(vertical?double-diffused?metal-oxide-semiconductor，vdmos)結構，超結mosfet在n型外延區內引入p型摻雜柱，形成交替的p-n-p-n柱，其體內電場分布也由原來的縱向電場作用變為橫縱電場共同作用。由于引入了橫向電場，器件體內電場由三角形分布改變為近似矩形分布，降低了相同擊穿電壓等級下的比導通電阻(rsp)，這從一定程度上打破了“硅極限”。
2、目前，常規的多次外延超結mosfet結構包括：重摻雜第一導電類型襯底、第一導電類型外延、p柱，p柱上有p型體區和重摻雜第一導電類型源區，硅表面有柵氧化層、柵極多晶硅、層間介質層和金屬層，金屬層通過接觸孔與硅表面接觸，形成電極。然而，常規的多次外延超結mosfet結構在耐壓狀態下的電流分布由漏極流向源極接觸孔，途徑重摻雜第一導電類型源區下方的p型體區，容易引起體內寄生npn三極管開啟，導致器件失效的情況，特別是在電荷不平衡(偏n方向)條件下，該情況更為嚴重。
技術實現思路
1、本專利技術實施例的目的
2、為解決上述技術問題，本專利技術實施例提供如下技術方案：
3、本專利技術提供一種超結mosfet結構，超結mosfet結構包括：
4、第一導電類型襯底層；
5、第一導電類型外延層，形成于第一導電類型襯底層上；
6、第二導電類型摻雜柱，形成于第一導電類型外延層的中間區域，第二導電類型摻雜柱包括第二預設導電類型摻雜柱和多個第二目標導電類型摻雜柱，多個第二目標導電類型摻雜柱位于第二預設導電類型摻雜柱的下表面兩側，且多個第二目標導電類型摻雜柱間隔排布；
7、第二導電類型體區，形成于第二預設導電類型摻雜柱上，第二導電類型體區的上表面和第一導電類型外延層的上表面位于同一水平面；
8、多個第一導電類型源區，形成于第二導電類型體區內部并間隔排布；
9、柵極氧化層，形成于第一導電類型外延層、部分第二導電類型體區和部分多個第一導電類型源區上的兩側邊緣區域；
10、多晶硅層，形成于柵極氧化層上；
11、多個層間介質層，形成于多晶硅層和部分多個第一導電類型源區上，且多個層間介質層包裹多晶硅層和柵極氧化層；
12、金屬層，形成于多個層間介質層、部分第二導電類型體區和部分多個第一導電類型源區上。
13、在本專利技術第一方面的一些變更實施方式中，多個第一導電類型源區的上表面與第二導電類型體區的上表面、第一導電類型外延層的上表面位于同一水平面。
14、在本專利技術第一方面的一些變更實施方式中，多個層間介質層的材料包含sin。
15、在本專利技術第一方面的一些變更實施方式中，多個第二目標導電類型摻雜柱的數量包括第一數量和第二數量，第一數量的第二目標導電類型摻雜柱位于第二預設導電類型摻雜柱下表面的一側，第二數量的第二目標導電類型摻雜柱位于第二預設導電類型摻雜柱下表面的另一側。
16、在本專利技術第一方面的一些變更實施方式中，第一數量的第二目標導電類型摻雜柱沿豎直方向間隔排布，第二數量的第二目標導電類型摻雜柱沿豎直方向間隔排布。
17、在本專利技術第一方面的一些變更實施方式中，第二導電類型摻雜柱的注入雜質包含第二導電類型雜質，第二導電類型體區的注入雜質為第二導電類型雜質，第二導電類型摻雜柱的第二導電類型雜質的注入劑量，小于第二導電類型體區的第二導電類型雜質的注入劑量。
18、本專利技術第二方面提供一種超結mosfet結構的制備方法，該制備方法包括：
19、在第一導電類型襯底層上生長第一導電類型外延層，第一導電類型襯底層為重摻雜的襯底層；
20、采用預設電阻率，根據預設次數依次注入第一導電類型雜質和初始的第二導電雜質，形成待激發的導電類型摻雜柱，預設次數包括第一預設次數和第二預設次數，第一預設次數內的初始的第二導電雜質的注入位置與第二預設次數內的初始的第二導電雜質的注入位置不同；
21、采用目標電阻率，生長帶摻雜的第一導電類型外延層；
22、在帶摻雜的第一導電類型外延層的上表面，注入中間第二導電類型雜質，中間第二導電類型雜質的注入劑量小于初始的第二導電雜質的注入劑量；
23、通過熱過程激發第一導電類型雜質、初始的第二導電雜質和中間第二導電類型雜質，形成第二導電類型摻雜柱，第二導電類型摻雜柱間隔排布；
24、通過熱氧化工藝在第一導電類型外延層上表面形成厚氧化層，并利用光刻工藝刻蝕厚氧化層；
25、通過熱氧工藝在第一導電類型外延層上表面，形成柵極氧化層，在柵極氧化層上表面淀積多晶硅層，并依次刻蝕多晶硅層和柵極氧化層；
26、采用自對準工藝注入目標第二導電類型雜質，并通過熱過程激發目標第二導電類型雜質，形成第二導電類型體區；
27、注入第一導電類型雜質，形成多個第一導電類型源區；
28、淀積層間介質形成層間介質層，刻蝕層間介質層形成接觸孔，并注入最終第二導電類型雜質；
29、淀積金屬層，并對金屬層進行圖形化形成柵極和源極；
30、淀積鈍化層，并對鈍化層進行圖形化形成電極打線區域；
31、對淀積鈍化層后的結構進行襯底減薄和背金工藝，得到超結mosfet結構。
32、在本專利技術第二方面的一些變更實施方式中，中間第二導電類型雜質的注入劑量小于目標第二導電類型雜質的注入劑量。
33、在本專利技術第二方面的一些變更實施方式中，目標電阻率大于預設電阻率。
34、相較于現有技術，本專利技術提供的一種超結mosfet結構及其制備方法，超結mosfet結構包括第一導電類型襯底層；第一導電類型外延層，形成于第一導電類型襯底層上；第二導電類型摻雜柱，形成于第一導電類型外延層的中間區域，第二導電類型摻雜柱包括第二預設導電類型摻雜柱和多個第二目標導電類型摻雜柱，多個第二目標導電類型摻雜柱位于第二預設導電類型摻雜柱的下表面兩側，且多個第二目標導電類型摻雜柱間隔排布；第二導電類型體區，形成于第二預設導電類型摻雜柱上，第二導電類型體區的上表面和第一導電類型外延層的上表面位于同一水平面；多個第一導電類型源區，形成于第二導電類型體區內部并間隔排布；柵極氧化層，形成于第一導電類型外延層、部分第二導電類型體區和部分多個第一導電類型源區上的兩側邊緣區域本文檔來自技高網...
【技術保護點】
1.一種超結MOSFET結構，其特征在于，所述超結MOSFET結構包括：
2.根據權利要求1所述的超結MOSFET結構，其特征在于，所述多個第一導電類型源區的上表面與所述第二導電類型體區的上表面、所述第一導電類型外延層的上表面位于同一水平面。
3.根據權利要求1所述的超結MOSFET結構，其特征在于，所述多個層間介質層的材料包含SiN。
4.根據權利要求1所述的超結MOSFET結構，其特征在于，所述多個第二目標導電類型摻雜柱的數量包括第一數量和第二數量，所述第一數量的第二目標導電類型摻雜柱位于所述第二預設導電類型摻雜柱下表面的一側，所述第二數量的第二目標導電類型摻雜柱位于所述第二預設導電類型摻雜柱下表面的另一側。
5.根據權利要求4所述的超結MOSFET結構，其特征在于，所述第一數量的第二目標導電類型摻雜柱沿豎直方向間隔排布，所述第二數量的第二目標導電類型摻雜柱沿豎直方向間隔排布。
6.根據權利要求1所述的超結MOSFET結構，其特征在于，所述第二導電類型摻雜柱的注入雜質包含第二導電類型雜質，第二導電類型體區的注入雜質為
7.一種超結MOSFET結構的制備方法，其特征在于，適用于權利要求1-6任一項所述的超結MOSFET結構，包括：
8.根據權利要求7所述的超結MOSFET結構的制備方法，其特征在于，所述中間第二導電類型雜質的注入劑量小于所述目標第二導電類型雜質的注入劑量。
9.根據權利要求7所述的超結MOSFET結構的制備方法，其特征在于，所述目標電阻率大于所述預設電阻率。
...【技術特征摘要】
1.一種超結mosfet結構，其特征在于，所述超結mosfet結構包括：
2.根據權利要求1所述的超結mosfet結構，其特征在于，所述多個第一導電類型源區的上表面與所述第二導電類型體區的上表面、所述第一導電類型外延層的上表面位于同一水平面。
3.根據權利要求1所述的超結mosfet結構，其特征在于，所述多個層間介質層的材料包含sin。
4.根據權利要求1所述的超結mosfet結構，其特征在于，所述多個第二目標導電類型摻雜柱的數量包括第一數量和第二數量，所述第一數量的第二目標導電類型摻雜柱位于所述第二預設導電類型摻雜柱下表面的一側，所述第二數量的第二目標導電類型摻雜柱位于所述第二預設導電類型摻雜柱下表面的另一側。
5.根據權利要求4所述的超結mosfet結構，其特征在于，所述第一數量的第二目標導電類型...
【專利技術屬性】
技術研發人員：趙宏美，肖曉軍，馮巍，王南南，
申請(專利權)人：西安龍威半導體有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。