System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 亚洲AV成人无码网站,粉嫩大学生无套内射无码卡视频,久久久无码精品亚洲日韩蜜臀浪潮
  • 
    <ul id="o6k0g"></ul>
    <ul id="o6k0g"></ul>

    半導體器件及其隔離結構制造方法技術

    技術編號:44290304 閱讀:17 留言:0更新日期:2025-02-14 22:24
    本公開的實施例涉及半導體器件及其隔離結構制造方法。半導體器件包括:襯底;位于所述襯底上的外延層;位于所述襯底和所述外延層之間的埋層;以及隔離結構,位于所述半導體器件的周邊區中且圍繞晶體管的有源區,其中,所述隔離結構包括:第一深溝槽隔離,從所述外延層表面延伸至所述埋層中,其中,所述第一深溝槽隔離包括第一絕緣芯部以及圍繞所述第一絕緣芯部的第一絕緣襯墊;第一絕緣芯部底部與埋層接觸。所述半導體器件中的深溝槽隔離從外延層表面延伸至埋層中,從而阻斷泄漏電流的橫向流動路徑和垂直流動路徑,以降低半導體器件的功耗以及提高半導體器件的可靠性。

    【技術實現步驟摘要】

    本公開涉及半導體,更具體地,涉及半導體器件及其隔離結構制造方法


    技術介紹

    1、在集成電路中已經廣泛地采用將不同類型的晶體管集成在同一個半導體襯底或半導體層中的混合集成工藝。例如,采用混合集成工藝集成電路包括:由n型mos晶體管和p型mos晶體管組成的互補金屬氧化物(縮寫為cmos)集成電路,由高壓晶體管和低壓晶體管組成的功率集成電路,由模擬電路和數字電路組成的混合集成電路。

    2、在cmos集成電路中,基于互補的n型mos晶體管和p型mos晶體管實現不同的模擬電路功能,例如放大器、濾波器、振蕩器等,還可以實現基本的邏輯門電路,進而實現各種復雜的數字電路功能。由于在cmos集成電路中使用不同類型的晶體管,因此需要形成隔離結構用來限定每個晶體管的有源區,使得相鄰晶體管彼此隔開且獨立工作,而不會發生彼此之間的電流泄漏。此外,在半導體層中的阱區下方還可能形成埋層,以提高半導體器件的源-襯底擊穿電壓特性。在半導體器件的隔離結構設計合理的情形下,cmos集成電路具有低功耗、高精度、高速度和低噪聲的特點。

    3、半導體器件隔離結構可以包括不同深度的溝槽隔離。例如,采用淺溝槽隔離(縮寫為sti)將同一個電路單元的n型mos晶體管和p型mos晶體管彼此隔開,采用深溝槽隔離(縮寫為dti)將晶體管的有源區與埋層的導電通道之間彼此隔開。然而,深溝槽隔離本身也可能對半導體層的晶體結構造成損傷,在半導體層中形成附加的電流泄漏路徑,從而導致晶體管的功耗增加和可靠性劣化,甚至可能發生擊穿損壞。

    4、因此,期望提供一種可以抑制泄漏電流以提高器件可靠性的半導體器件隔離結構及其制造方法。


    技術實現思路

    1、本公開的目的是提供一種半導體器件及其隔離結構制造方法,其能夠有效解決現有技術中的問題。

    2、根據本專利技術的一方面,提供一種半導體器件,包括:襯底;位于所述襯底上的外延層;位于所述襯底和所述外延層之間的埋層;以及隔離結構,位于所述半導體器件的周邊區中且圍繞晶體管的有源區,其中,所述隔離結構包括:第一深溝槽隔離,從所述外延層表面延伸至所述埋層中,其中,所述第一深溝槽隔離包括第一絕緣芯部以及圍繞所述第一絕緣芯部的第一絕緣襯墊;第一絕緣芯部底部與埋層接觸。

    3、可選地,所述第一絕緣襯墊包括:第一絕緣層和第二絕緣層,所述第一絕緣層包圍第二絕緣層靠近外延層的一側,所述第一絕緣層與所述外延層接觸。

    4、可選地,所述第一絕緣芯部包括:第一芯部及第三絕緣層,第三絕緣層包圍第一芯部,第三絕緣層的底部與埋層接觸。

    5、可選地,所述第一芯部包括氣隙。

    6、可選地,所述第一芯部由介電材料組成,所述第三絕緣層由氧化物組成。

    7、可選地,還包括:第一導電通道,位于所述周邊區中,從所述外延層表面延伸至所述埋層中,其中,所述第一導電通道包括第一導電芯部以及圍繞所述第一導電芯部的第二絕緣襯墊,所述第一深溝槽隔離位于所述第一導電通道和所述晶體管的有源區之間,所述第二絕緣襯墊包括第一絕緣層和第二絕緣層,所述第一絕緣層包圍第二絕緣層靠近外延層的一側,所述第一絕緣層與所述外延層接觸。

    8、可選地,所述第一絕緣層由氧化物組成,所述第二絕緣層由氮化物組成。

    9、可選地,還包括:第二導電通道,位于所述周邊區中,從所述外延層表面延伸至所述襯底中,其中,所述第二導電通道包括第二導電芯部以及圍繞所述第二導電芯部的第三絕緣襯墊,所述第一深溝槽隔離和所述第一導電通道位于所述晶體管的有源區和所述第二導電通道之間;所述第三絕緣襯墊包括外側絕緣層和內側絕緣層,外側絕緣層由氧化物組成,內側絕緣層由介電材料組成。

    10、可選地,還包括:第二深溝槽隔離,從所述外延層表面延伸至所述襯底中,所述第二深溝槽隔離圍繞所述第一深溝槽隔離,所述第一導電通道位于所述第一深溝槽隔離和所述第二深溝槽隔離之間,并且與所述第二導電通道之間由所述第二深溝槽隔離彼此隔開;其中,所述第二深溝槽隔離包括第二絕緣芯部以及圍繞所述第二絕緣芯部的第四絕緣襯墊;所述第四絕緣襯墊由氧化物組成,所述第二絕緣芯部由介電材料組成。

    11、可選地,所述第二絕緣芯部內形成第二假導電芯部。

    12、根據本專利技術的另一方面,提供一種半導體器件的隔離結構制造方法,包括:在襯底上形成外延層;在所述襯底和所述外延層之間形成埋層;形成第一溝槽,所述第一溝槽從所述外延層表面延伸至所述埋層中;在所述第一溝槽中形成第一深溝槽隔離,其中,所述第一深溝槽隔離包括第一絕緣芯部以及圍繞所述第一絕緣芯部的第一絕緣襯墊;第一絕緣芯部底部與埋層接觸。

    13、可選地,形成所述第一深溝槽隔離的方法包括:在第一溝槽中形成第一絕緣層,所述第一絕緣層共形地覆蓋所述第一溝槽的底部和側壁;在第一絕緣層上共形地形成第二絕緣層,所述第一絕緣層和所述第二絕緣層構成所述第一絕緣襯墊;以及在所述第一絕緣襯墊的底部形成暴露所述埋層的開口;在所述第一溝槽中形成假導電芯部,所述假導電芯部與所述第一溝槽的側壁經由第一絕緣襯墊隔離,所述假導電芯部的底部與所述埋層接觸;形成在所述假導電芯部中延伸的第四溝槽,所述第四溝槽的開口寬度小于所述假導電通道的開口寬度,使得所述假導電通道保留在第四溝槽的側壁和底部上;將所述第一溝槽中剩余的假導電芯部轉換成第三絕緣層,所述第三絕緣層的底部與所述埋層接觸;以及在所述第四溝槽中填充第一芯部,所述第三絕緣層和所述第一芯部形成第一絕緣芯部。

    14、可選地,所述第一芯部中形成氣隙。

    15、可選地,所述第一芯部由介電材料組成,所述第三絕緣層由氧化物組成。

    16、可選地,形成所述第一溝槽的同時形成第二溝槽,所述第二溝槽位于所述周邊區中,從所述外延層表面延伸至所述埋層中;在所述第一溝槽中形成第一絕緣層的同時,在第二溝槽中形成第一絕緣層,第二溝槽中的第一絕緣層共形地覆蓋所述第二溝槽的底部和側壁;在第一溝槽中的第一絕緣層上共形地形成第二絕緣層的同時,在所述第二溝槽中的第一絕緣層上共形地形成第二絕緣層,所述第二溝槽中的第一絕緣層和所述第二絕緣層構成第二絕緣襯墊;以及在所述第一絕緣襯墊的底部形成暴露所述埋層的開口的同時,在所述第二絕緣襯墊的底部形成暴露所述埋層的開口;在所述第一溝槽中形成假導電芯部的同時,在所述第二溝槽中形成第一導電芯部,所述第一導電芯部與所述第二溝槽的側壁經由第二絕緣襯墊隔離,所述第一導電芯部的底部與所述埋層接觸;所述第二絕緣襯墊和所述第一導電芯部構成第一導電通道。

    17、可選地,所述第一絕緣層由氧化物組成,所述第二絕緣層由氮化物組成。

    18、可選地,形成所述第四溝槽的同時,形成第三溝槽,所述第三溝槽位于所述周邊區中,從所述外延層表面延伸至所述襯底中;形成第三絕緣層的同時,在所述第三溝槽中形成外側絕緣層,所述外側絕緣層共形地覆蓋所述第三溝槽的底部和側壁;形成第一芯部的同時,在所述第三溝槽中形成內側絕緣層,所述內側絕緣層共形地覆蓋所述外側絕緣層的表面,所述外側絕緣層和所述內本文檔來自技高網...

    【技術保護點】

    1.一種半導體器件,包括:

    2.根據權利要求1所述的半導體器件,所述第一絕緣襯墊包括:第一絕緣層和第二絕緣層,所述第一絕緣層包圍第二絕緣層靠近外延層的一側,所述第一絕緣層與所述外延層接觸。

    3.根據權利要求1所述的半導體器件,所述第一絕緣芯部包括:第一芯部及第三絕緣層,第三絕緣層包圍第一芯部,第三絕緣層的底部與埋層接觸。

    4.根據權利要求3所述的半導體器件,所述第一芯部包括氣隙。

    5.根據權利要求3所述的半導體器件,所述第一芯部由介電材料組成,所述第三絕緣層由氧化物組成。

    6.根據權利要求1所述的半導體器件,還包括:

    7.根據權利要求2或6所述的半導體器件,其中,所述第一絕緣層由氧化物組成,所述第二絕緣層由氮化物組成。

    8.根據權利要求6所述的半導體器件,還包括:

    9.根據權利要求8所述的半導體器件,還包括:

    10.根據權利要求9所述的半導體器件,所述第二絕緣芯部內形成第二假導電芯部。

    11.一種半導體器件的隔離結構制造方法,包括:

    12.根據權利要求11所述的方法,其中,形成所述第一深溝槽隔離的方法包括:

    13.根據權利要求12所述的方法,其中,所述第一芯部中形成氣隙。

    14.根據權利要求12所述的方法,其中,所述第一芯部由介電材料組成,所述第三絕緣層由氧化物組成。

    15.根據權利要求12所述的方法,其中,形成所述第一溝槽的同時形成第二溝槽,所述第二溝槽位于所述周邊區中,從所述外延層表面延伸至所述埋層中;

    16.根據權利要求12或15所述的方法,其中,所述第一絕緣層由氧化物組成,所述第二絕緣層由氮化物組成。

    17.根據權利要求12所述的方法,其中,形成所述第四溝槽的同時,形成第三溝槽,所述第三溝槽位于所述周邊區中,從所述外延層表面延伸至所述襯底中;

    18.根據權利要求17所述的方法,其中,形成第三溝槽的同時,形成第五溝槽,所述第五溝槽從所述外延層表面延伸至所述襯底中,所述第三溝槽的開口寬度大于所述第五溝槽的開口寬度;

    ...

    【技術特征摘要】

    1.一種半導體器件,包括:

    2.根據權利要求1所述的半導體器件,所述第一絕緣襯墊包括:第一絕緣層和第二絕緣層,所述第一絕緣層包圍第二絕緣層靠近外延層的一側,所述第一絕緣層與所述外延層接觸。

    3.根據權利要求1所述的半導體器件,所述第一絕緣芯部包括:第一芯部及第三絕緣層,第三絕緣層包圍第一芯部,第三絕緣層的底部與埋層接觸。

    4.根據權利要求3所述的半導體器件,所述第一芯部包括氣隙。

    5.根據權利要求3所述的半導體器件,所述第一芯部由介電材料組成,所述第三絕緣層由氧化物組成。

    6.根據權利要求1所述的半導體器件,還包括:

    7.根據權利要求2或6所述的半導體器件,其中,所述第一絕緣層由氧化物組成,所述第二絕緣層由氮化物組成。

    8.根據權利要求6所述的半導體器件,還包括:

    9.根據權利要求8所述的半導體器件,還包括:

    10.根據權利要求9所述的半導體器件,所述第二絕緣芯部內形成第二假導電芯部。

    11.一...

    【專利技術屬性】
    技術研發人員:馬小波王加鑫張雪璠林雨樂,
    申請(專利權)人:思瑞浦微電子科技上海有限責任公司,
    類型:發明
    國別省市:

    網友詢問留言 已有0條評論
    • 還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。

    1
    主站蜘蛛池模板: 最新国产精品无码| 无码人妻AV免费一区二区三区| 无码尹人久久相蕉无码| 精品少妇人妻av无码专区| 久久久国产精品无码免费专区| 免费无码AV电影在线观看| 夜夜添无码一区二区三区| 免费无码又爽又刺激高潮| 亚洲av极品无码专区在线观看| 国产精品亚洲αv天堂无码| 精品亚洲A∨无码一区二区三区 | 国产成人无码AV一区二区| 无码国产精品一区二区免费 | 国产成人无码午夜福利软件| 久久无码高潮喷水| 国产aⅴ无码专区亚洲av麻豆| 久久水蜜桃亚洲AV无码精品| 久久久久亚洲精品无码系列| 国产AV无码专区亚洲AV漫画| 日韩精品无码久久一区二区三| 亚洲AV无码一区二区三区牛牛| 久久精品aⅴ无码中文字字幕| 日韩AV无码一区二区三区不卡毛片 | 国模无码人体一区二区| 人妻丰满熟妇A v无码区不卡| 亚洲AV无码之国产精品| 亚洲人片在线观看天堂无码| 精品无码成人片一区二区98| 久久亚洲AV成人无码国产| 国产成人亚洲综合无码精品| 中文字幕丰满乱孑伦无码专区| 超清纯白嫩大学生无码网站| 久久国产三级无码一区二区| 18禁超污无遮挡无码免费网站| 日韩人妻无码一区二区三区久久99| 久久久精品人妻无码专区不卡 | 精品人妻系列无码天堂| 久久亚洲日韩看片无码| 成人无码区免费A片视频WWW| 欧洲黑大粗无码免费| 精品无码久久久久久久动漫|