【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及半導體功率器件，尤其涉及一種碳化硅階梯溝槽mosfet及其制造方法。
技術(shù)介紹
1、碳化硅的禁帶寬度約是硅的三倍，擊穿場強約是硅的10倍，熱導率約是硅的3倍，并且其電子飽和漂移速度比硅高約1個數(shù)量級，碳化硅這些優(yōu)良的特性使其成為電力電子器件中的理想材料。
2、對于碳化硅mosfet，研究者們率先開發(fā)出了平面結(jié)構(gòu)，隨著對卓越電性能的不斷的追求，發(fā)現(xiàn)平面mosfet存在的jfet電阻，和低溝道遷移率制約著碳化硅平面mosfet性能的繼續(xù)提升，致使研究者們逐漸地轉(zhuǎn)向碳化硅溝槽mosfet開發(fā)，溝槽mosfet消除了jfet電阻，并且其縱向溝道的遷移率約是水平溝道的2倍，因此碳化硅溝槽mosfet較碳化硅平面mosfet極大地緩解了器件擊穿電壓（bv）與比導通電阻（ron,sp）的矛盾。
3、碳化硅溝槽mosfet一個關(guān)鍵問題是,在器件工作于阻斷狀態(tài)時，溝槽底部拐角位置的柵氧電場聚集，高的柵氧電場會影響到器件的可靠性，本專利技術(shù)圍著第二溝槽制備了環(huán)繞形的半導體屏蔽區(qū)，可顯著地降低柵氧電場，環(huán)繞形的半導體屏蔽區(qū)采用自對準工藝制備，未增加額外的掩膜版。
4、公開于該
技術(shù)介紹
部分的信息僅僅旨在加深對本專利技術(shù)的總體
技術(shù)介紹
的理解，而不應(yīng)當被視為承認或以任何形式暗示該信息構(gòu)成已為本領(lǐng)域技術(shù)人員所公知的現(xiàn)有技術(shù)。
技術(shù)實現(xiàn)思路
1、針對現(xiàn)有技術(shù)中存在的問題，本專利技術(shù)的目的在于提供一種碳化硅階梯溝槽mosfet及其制造方法，以解決阻斷狀態(tài)時碳化硅溝槽
2、為了實現(xiàn)上述目的，本專利技術(shù)采用以下技術(shù)方案：
3、一種碳化硅階梯溝槽mosfet，包括：
4、半導體漏區(qū)，其為重摻雜第一導電類型的半導體材料；
5、半導體漂移區(qū)，其為輕摻雜第一導電類型的半導體材料；
6、第二導電類型半導體阱區(qū)，其位于所述半導體漂移區(qū)頂端；
7、第一導電類型半導體源區(qū)，其位于所述第二導電類型半導體阱區(qū)頂端中間位置；
8、第二導電類型半導體體接觸區(qū)，其位于所述第二導電類型半導體阱區(qū)頂端且遠離中間位置；
9、第一導電類型載流子擴散層，其位于第二導電類型半導體阱區(qū)以及第二導電類型半導體屏蔽區(qū)之間；
10、第一溝槽，其位于所述半導體漂移區(qū)中間位置，從半導體源區(qū)延申入半導體漂移區(qū)中；
11、第二導電類型半導體屏蔽區(qū)環(huán)繞著所述第一溝槽；
12、第二溝槽置于第一溝槽正上方；
13、柵極介質(zhì)層位于所述第一溝槽和第二溝槽的內(nèi)壁；
14、柵極電極，其位于所述柵極介質(zhì)層上；
15、層間介質(zhì)層，其位于所述柵極電極之上；
16、所述層間介質(zhì)層中設(shè)有接觸孔；
17、源端金屬電極，其位于所述層間介質(zhì)層上方，通過所述接觸孔與半導體源區(qū)和半導體體接觸區(qū)形成歐姆接觸；
18、漏端金屬電極，其位于所述半導體漏區(qū)的下方，且與半導體漏區(qū)形成歐姆接觸。
19、進一步，所述第一導電類型載流子擴散層的寬度為t1，其通過全域離子注入即普注來制備，或者通過外延來制備，其摻雜濃度小于半導體阱區(qū)摻雜濃度，載流子擴散層的制備未增加額外的掩膜版。
20、進一步，所述第一溝槽的寬度為w2，深度為t2；其深度t2小于半導體漂移區(qū)厚度，大于半導體阱區(qū)厚度和柵介質(zhì)厚度以及載流子擴散層之和。
21、進一步，所述第二導電類型半導體屏蔽區(qū)的厚度為t3，其以制備第一溝槽的硬掩膜hm1為阻擋，通過調(diào)整離子注入角度和旋轉(zhuǎn)角度而制備，且半導體屏蔽區(qū)環(huán)繞著第一溝槽，并與源端金屬短接，其摻雜濃度是半導體阱區(qū)濃度的1～100倍，且離子注入是以第一溝槽為自對準進行的，未增加額外的掩膜版。
22、進一步，所述第二溝槽的寬度w5，深度為t5；第二溝槽的寬度w5大于第一溝槽寬度w2及2倍第二導電類型半導體屏蔽區(qū)寬度t3之和,其中第二溝槽底部延伸入載流子擴散層中，或者第二溝槽底部超過流子擴散層底部，但第二溝槽深度小于第一溝槽深度。
23、進一步，所述第一溝槽和第二溝槽內(nèi)的柵極介質(zhì)層由熱生長形成，或者由淀積制備，柵極介質(zhì)層是氧化硅、氮化硅、氧化鋁或者氧化鉿，或是幾種材料的組合；柵極電極與緊鄰的sic外延之間由柵介質(zhì)層隔離，柵極電極的材料是重摻雜的多晶硅或金屬。
24、進一步，對于n溝道碳化硅溝槽mosfet，第一導電類型指n型，第二導電類型為p型；對于p溝道碳化硅溝槽mosfet，第一導電類型指p型，第二導電類型為n型。
25、一種碳化硅階梯溝槽mosfet的制造方法，包括如下步驟：
26、s1、制備重摻雜有第一導電類型半導體材料的半導體漏區(qū)，晶體中的雜質(zhì)原子濃度在1×1019個/cm3-3×1020個/cm3之間；在重摻雜的半導體漏區(qū)上形成低摻雜的半導體漂移區(qū)，其中，半導體漂移區(qū)的摻雜濃度為1.5×1015個/cm3-9.5×1016個/cm3；
27、s2、在半導體漂移區(qū)頂端注入鋁原子形成第二導電類型半導體阱區(qū)，注入劑量為5×1011個/cm2-5×1014個/cm2之間，接著在第二導電類型半導體阱區(qū)頂端中間位置注入氮原子，注入劑量為1×1015個/cm2-9×1015個/cm2之間，形成第一導電類型半導體源區(qū)，然后在第二導電類型半導體阱區(qū)的頂端且遠離中間位置側(cè)注入高濃度的鋁原子形成第二導電類型半導體體接觸區(qū)；
28、s3、通過對全域進行離子注入，以形成第一導電類型載流子擴散層，其中離子注入是以普注進行的，所以，制備載流子擴散層未引入額外的掩膜版，載流子擴散層也可以通過外延制備；
29、s4、通過有源區(qū)上方淀積一層氧化硅或氧化硅和多晶硅組合作為硬掩膜層hm1，然后在硬掩膜上刻蝕出窗口，接著通過干法耦合等離子刻蝕，或反應(yīng)離子刻蝕或二者相結(jié)合的方式在半導體漂移區(qū)進行刻蝕，形成寬度為w2，深度為t2的第一溝槽，其深度t2小于半導體漂移區(qū)厚度，大于半導體阱區(qū)厚度和柵介質(zhì)厚度以及載流子擴散層之和；
30、s5、以硬掩膜層hm1為阻擋，通過調(diào)整離子注入角度和旋轉(zhuǎn)角度來制備寬度為t3的第二導電類型半導體屏蔽區(qū)，其環(huán)繞著第一溝槽，并與源端金屬短接，半導體屏蔽區(qū)是半導體阱區(qū)濃度的1～100倍，半導體屏蔽區(qū)高摻雜濃度復合了與第一溝槽相接觸的載流子擴散層，從而保證了第一溝槽被半導體屏蔽區(qū)所環(huán)繞；半導體屏蔽區(qū)需接源端金屬，是整條的半導體屏蔽區(qū)接源端金屬，或是階段分布的半導體屏蔽區(qū)接源端金屬；
31、s6、在硬掩膜層hm2定義出寬度為t4的2個微溝槽位置，接著通過干法耦合等離子刻蝕，或反應(yīng)離子刻蝕或二者相結(jié)合的方式在硬掩膜hm2定義的窗口區(qū)域?qū)Π雽w漂移區(qū)進行刻蝕，制造出寬度為t4，深度為t5的2個微溝槽；接著移除硬掩膜hm2，形成寬度為w5，深度為t5的第二溝槽，其中第二溝槽的寬度w5大于第一溝槽寬度w2及2倍屏蔽區(qū)寬度t3之和,其中第二溝槽底部延伸本文檔來自技高網(wǎng)...
【技術(shù)保護點】
1.一種碳化硅階梯溝槽MOSFET，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽MOSFET，其特征在于，所述第一導電類型載流子擴散層（6）的寬度為T1，其通過全域離子注入即普注來制備，或者通過外延來制備，其摻雜濃度小于半導體阱區(qū)摻雜濃度，載流子擴散層的制備未增加額外的掩膜版。
3.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽MOSFET，其特征在于，所述第一溝槽（7）的寬度為W2，深度為T2；其深度T2小于半導體漂移區(qū)厚度，大于半導體阱區(qū)厚度和柵介質(zhì)厚度以及載流子擴散層之和。
4.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽MOSFET，其特征在于，所述第二導電類型半導體屏蔽區(qū)（8）的厚度為T3，其以制備第一溝槽的硬掩膜HM1為阻擋，通過調(diào)整離子注入角度和旋轉(zhuǎn)角度而制備，且半導體屏蔽區(qū)環(huán)繞著第一溝槽，并與源端金屬短接，其摻雜濃度是半導體阱區(qū)濃度的1～100倍，且離子注入是以第一溝槽為自對準進行的，未增加額外的掩膜版。
5.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽MOSFET，其特征在于，所述第二溝槽（9）的寬度W5，深度為T5；第二溝槽的寬度
6.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽MOSFET，其特征在于，所述第一溝槽（7）和第二溝槽（9）內(nèi)的柵極介質(zhì)層由熱生長形成，或者由淀積制備，柵極介質(zhì)層是氧化硅、氮化硅、氧化鋁或者氧化鉿，或是幾種材料的組合；柵極電極（11）與緊鄰的SIC外延之間由柵介質(zhì)層隔離，柵極電極（11）的材料是重摻雜的多晶硅或金屬。
7.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽MOSFET，其特征在于，對于N溝道碳化硅溝槽MOSFET，第一導電類型指N型，第二導電類型為P型；對于P溝道碳化硅溝槽MOSFET，第一導電類型指P型，第二導電類型為N型。
8.一種權(quán)利要求1-7任一所述的碳化硅階梯溝槽MOSFET的制造方法，其特征在于，包括如下步驟：
9.根據(jù)權(quán)利要求8所述的碳化硅階梯溝槽MOSFET的制造方法，其特征在于，以條胞為例，所述第二導電類型半導體屏蔽區(qū)（9）與源端金屬短接有3種方式：
10.根據(jù)權(quán)利要求8所述的碳化硅階梯溝槽MOSFET的制造方法，其特征在于，在步驟S6的基礎(chǔ)上，通過調(diào)整離子注入角度和旋轉(zhuǎn)角度來制備寬度為T6的第一導電類型載流子擴散層（16），第一導電類型載流子擴散層（16）環(huán)繞著第一溝槽附近的半導體屏蔽區(qū)（8），之后重復步驟S7-S10，最終形成原胞結(jié)構(gòu)。
...【技術(shù)特征摘要】
1.一種碳化硅階梯溝槽mosfet，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽mosfet，其特征在于，所述第一導電類型載流子擴散層（6）的寬度為t1，其通過全域離子注入即普注來制備，或者通過外延來制備，其摻雜濃度小于半導體阱區(qū)摻雜濃度，載流子擴散層的制備未增加額外的掩膜版。
3.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽mosfet，其特征在于，所述第一溝槽（7）的寬度為w2，深度為t2；其深度t2小于半導體漂移區(qū)厚度，大于半導體阱區(qū)厚度和柵介質(zhì)厚度以及載流子擴散層之和。
4.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽mosfet，其特征在于，所述第二導電類型半導體屏蔽區(qū)（8）的厚度為t3，其以制備第一溝槽的硬掩膜hm1為阻擋，通過調(diào)整離子注入角度和旋轉(zhuǎn)角度而制備，且半導體屏蔽區(qū)環(huán)繞著第一溝槽，并與源端金屬短接，其摻雜濃度是半導體阱區(qū)濃度的1～100倍，且離子注入是以第一溝槽為自對準進行的，未增加額外的掩膜版。
5.根據(jù)權(quán)利要求1所述的碳化硅階梯溝槽mosfet，其特征在于，所述第二溝槽（9）的寬度w5，深度為t5；第二溝槽的寬度w5大于第一溝槽寬度w2及2倍第二導電類型半導體屏蔽區(qū)（8）寬度t3之和,其中第二溝槽底部延伸入載流子擴散層中，或者第二溝槽底部超過流子擴散層底部，但第二溝...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：倪煒江，郝志杰，
申請(專利權(quán))人：安徽芯塔電子科技有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。