【技術實現步驟摘要】
本專利技術涉及集成電路，特別涉及一種集成電路標準單元時序弧脈沖延時測量系統。
技術介紹
1、集成電路標準單元，即標準單元庫是晶圓廠進行芯片制造的必不可少單元組件。標準單元庫包含執行特定功能所需的邏輯門和互連，例如與門、或門、觸發器等。針對不同工藝的標準單元庫設計需求不同，在工藝開發初期時，晶圓廠或制造提供商都需要設計團隊來針對不同的工藝設計相應的標準單元庫。當完成標準單元的不同邏輯功能單元的版圖設計之后，標準單元時序弧延時的仿真結果會被得到，一般仿真值通過spice模型和spice仿真器進行仿真得到的。但仿真值和實際制造之后的真實值一般有明顯差距，這些差距將直接影響芯片設計制造的簽核策略和工藝魯棒性。因此，對集成電路標準單元的時序弧延時進行測量有著重要的意義。
2、常見的集成電路標準單元時序弧延時測試一般存在于晶圓廠的wat（waferacceptance?test，晶圓允收測試）中。在后期工藝生產過程中利用劃片槽和測試探針測量進行工藝監控。此外，集成電路標準單元的測試還存在于一些大型的芯片公司。
3、常見的集成電路標準單元時序弧延時測試有如下不足：
4、晶圓廠的wat成本極高。測試數據經過探針等接觸，輸出為模擬量在機臺上進行測量，存在不可避免的誤差。無法窮盡所有的集成電路標準單元時序?。呻娐窐藴蕟卧臉藴蕟卧獢盗慷嘀?000+，時序弧組合情況更復雜）。
5、大型芯片設計公司的cp（circuit?probing，晶圓電路測試）和ft（final?test，最終測試）成本高。一
技術實現思路
1、本專利技術的目的在于提供一種集成電路標準單元時序弧脈沖延時測量系統，以解決
技術介紹
中的問題。
2、為解決上述技術問題，本專利技術提供了一種集成電路標準單元時序弧脈沖延時測量系統，包括：
3、片上時鐘產生模塊，用于芯片片上產生高頻時鐘作為基準計數時鐘；
4、片上標準單元時序弧生成電路，通過相同時序弧的多級級聯的電路結構，實現時序弧的脈沖展寬，通過多級相同時序弧延時的疊加測量單一時序弧延時；
5、片上時序弧計數電路，利用片上高頻時鐘作為基準時鐘，對展寬的時序弧脈沖進行計數；
6、片上輸入輸出模塊，控制多種集成電路標準單元類型的選取，時序弧的選取，控制片上時序弧計數電路輸出；
7、晶圓電路測試機臺，使用晶圓電路測試探針進行晶圓級電氣連接，給集成電路標準單元供電和信號輸入和輸。
8、在一種實施方式中，所述片上標準單元時序弧生成電路通過遍歷各種標準單元的時序弧，得出時序弧在該標準單元對應的輸入引腳和輸出引腳，以及時序弧對應靜態引腳的值；針對每一個標準單元的每一個時序弧級聯該時序弧的輸入和輸出引腳形成時序弧鏈，并用電路給予其它引腳靜態值置位，形成集成電路標準單元所對應多個時序弧的時序弧展寬脈沖生成電路；所述時序弧展寬脈沖生成電路通過選擇信號和使能信號，實現集成電路標準單元特定時序弧的展寬脈沖發生。
9、在一種實施方式中，所述片上時鐘產生模塊利用鎖相環和外部參考晶振時鐘生成高頻時鐘；該高頻時鐘由基礎參考時鐘生成，振蕩周期精確，鎖相環振蕩頻率下的時鐘周期小于集成電路標準單元時序弧級聯之后展寬的脈沖寬度。
10、在一種實施方式中，所述集成電路標準單元時序弧脈沖延時測量系統的測量步驟包括：時序弧脈沖由一個上升沿開始，由一個下降沿結束；通過檢測上升沿的到來時，開始用高頻時鐘驅動的片上時序弧計數電路進行計數；在時序弧脈沖下降沿到來時，計數停止，并將計數通過二進制的形式存儲起來，以便后續測試機臺讀取。
11、在一種實施方式中，所述晶圓電路測試機臺通過控制輸入參考時鐘，控制信號選擇特定標準單元的時序弧，讀取計數結果；通過計數結果和基準時鐘的周期計算得出該標準單元時序弧展寬鏈的時序延時；通過統計標準單元時序弧鏈中包含的標準單元個數，使用測試片測試得到的延時數據，剔除非該標準單元延時值，再除以時序弧鏈中標準單元個數，得出該標準單元特定時序弧的延時結果精確值；其中，測試片為晶圓測試片，由時序弧展寬脈沖生成電路加工而成。
12、在一種實施方式中，所述晶圓電路測試機臺通過探針卡和晶圓芯片做連接，進行芯片測試；并且探針卡采用大間距低成本設計，以降低測試成本。
13、本專利技術提供的一種集成電路標準單元時序弧脈沖延時測量系統，解決了集成電路標準單元時序弧測量的問題，實現了標準單元庫所有的標準單元的所有時序弧的測量，并且低成本，高精度。相較于晶圓廠的晶圓允收測試，不采用信號模擬輸出，采用標準參考鐘的數字計數方式在芯片數字電路內部完成脈沖寬度的測量，從而避免了模擬輸出過程中的各類干擾和誤差。相較于傳統芯片設計公司的測試任務，本專利技術更為詳盡和準確，可為芯片時序簽核做出指導和參考，并為工藝設計協同優化設計的詳盡一致性測試提供實現途徑。
本文檔來自技高網...【技術保護點】
1.一種集成電路標準單元時序弧脈沖延時測量系統，其特征在于，包括：
2.如權利要求1所述的集成電路標準單元時序弧脈沖延時測量系統，其特征在于，所述片上標準單元時序弧生成電路通過遍歷各種標準單元的時序弧，得出時序弧在該標準單元對應的輸入引腳和輸出引腳，以及時序弧對應靜態引腳的值；針對每一個標準單元的每一個時序弧級聯該時序弧的輸入和輸出引腳形成時序弧鏈，并用電路給予其它引腳靜態值置位，形成集成電路標準單元所對應多個時序弧的時序弧展寬脈沖生成電路；所述時序弧展寬脈沖生成電路通過選擇信號和使能信號，實現集成電路標準單元特定時序弧的展寬脈沖發生。
3.如權利要求2所述的集成電路標準單元時序弧脈沖延時測量系統，其特征在于，所述片上時鐘產生模塊利用鎖相環和外部參考晶振時鐘生成高頻時鐘；該高頻時鐘由基礎參考時鐘生成，振蕩周期精確，鎖相環振蕩頻率下的時鐘周期小于集成電路標準單元時序弧級聯之后展寬的脈沖寬度。
4.如權利要求3所述的集成電路標準單元時序弧脈沖延時測量系統，其特征在于，所述集成電路標準單元時序弧脈沖延時測量系統的測量步驟包括：時序弧脈沖由一個上升沿開
5.如權利要求4所述的集成電路標準單元時序弧脈沖延時測量系統，其特征在于，所述晶圓電路測試機臺通過控制輸入參考時鐘，控制信號選擇特定標準單元的時序弧，讀取計數結果；通過計數結果和基準時鐘的周期計算得出該標準單元時序弧展寬鏈的時序延時；通過統計標準單元時序弧鏈中包含的標準單元個數，使用測試片測試得到的延時數據，剔除非該標準單元延時值，再除以時序弧鏈中標準單元個數，得出該標準單元特定時序弧的延時結果精確值；其中，測試片為晶圓測試片，由時序弧展寬脈沖生成電路加工而成。
6.如權利要求1所述的集成電路標準單元時序弧脈沖延時測量系統，其特征在于，所述晶圓電路測試機臺通過探針卡和晶圓芯片做連接，進行芯片測試；并且探針卡采用大間距低成本設計，以降低測試成本。
...【技術特征摘要】
1.一種集成電路標準單元時序弧脈沖延時測量系統，其特征在于，包括：
2.如權利要求1所述的集成電路標準單元時序弧脈沖延時測量系統，其特征在于，所述片上標準單元時序弧生成電路通過遍歷各種標準單元的時序弧，得出時序弧在該標準單元對應的輸入引腳和輸出引腳，以及時序弧對應靜態引腳的值；針對每一個標準單元的每一個時序弧級聯該時序弧的輸入和輸出引腳形成時序弧鏈，并用電路給予其它引腳靜態值置位，形成集成電路標準單元所對應多個時序弧的時序弧展寬脈沖生成電路；所述時序弧展寬脈沖生成電路通過選擇信號和使能信號，實現集成電路標準單元特定時序弧的展寬脈沖發生。
3.如權利要求2所述的集成電路標準單元時序弧脈沖延時測量系統，其特征在于，所述片上時鐘產生模塊利用鎖相環和外部參考晶振時鐘生成高頻時鐘；該高頻時鐘由基礎參考時鐘生成，振蕩周期精確，鎖相環振蕩頻率下的時鐘周期小于集成電路標準單元時序弧級聯之后展寬的脈沖寬度。
4.如權利要求3所述的集成電路標準單元時序弧脈沖延時測量系統，其特征在于，所述集成電路標準單...
【專利技術屬性】
技術研發人員：王晨光，程俊，李曉慧，陳博宇，
申請(專利權)人：上海昇貽半導體科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。