【技術實現步驟摘要】
本專利技術涉及半導體，具體涉及一種半導體功率器件及其制備方法。
技術介紹
1、寬禁帶半導體材料碳化硅(siliconcarbide，sic)由于具有高臨界擊穿電場、高熱導率和高電子飽和速度等優點，成為了耐高壓、耐高溫和高頻率大功率電力電子器件的理想選擇。sic金屬氧化物半導體場效應晶體管(metal-oxide-semiconductor?fieldeffectransistor，mosfet)是一種具有理想柵極絕緣特性的單極性器件，在關斷過程中不存在拖尾電流，可以大幅降低開關損耗和減小散熱器體積。此外，sic?mosfet開關頻率高，有利于減小電力電子裝置中源濾波元件體積和重量，提高裝置的效率和功密度。
2、相比于平面柵極結構sic?mosfet，溝槽柵mosfet可以有效縮小元胞尺寸，增加溝道密度，而對于溝槽sic?mosfet而言，阻斷狀態下溝槽底部柵氧電場過高的現象一直是一個亟待解決的問題。
技術實現思路
1、本專利技術要解決的技術問題在于克服現有技術中半導體功率器件反向阻斷狀態下，柵極結構底部的柵介質層位置的電場強度過高的問題。
2、為了解決上述技術問題，本專利技術提供一種半導體功率器件，包括：半導體襯底層；位于所述半導體襯底層上的漂移層；位于漂移層中沿第一方向延伸的柵極結構；阱區，分別位于所述柵極結構沿第二方向兩側的漂移層中，第二方向與第一方向垂直；位于所述阱區朝向所述半導體襯底層一側的漂移層中沿所述第二方向間隔排布的第一摻雜區和第二摻雜區，所述
3、可選的，所述第一摻雜區的摻雜濃度為所述漂移層的摻雜濃度的2倍～8倍。
4、可選的，所述第二摻雜區的摻雜濃度小于所述阱區的摻雜濃度。
5、可選的，所述阱區的摻雜濃度為所述第二摻雜區的摻雜濃度的2倍～5倍。
6、可選的，所述第一摻雜區與所述阱區沿垂直于所述半導體襯底層表面方向的間隔距離為0.2微米～0.6微米；所述第二摻雜區與所述阱區沿垂直于所述半導體襯底層表面方向的間隔距離為0.2微米～0.6微米。
7、可選的，沿所述第二方向相鄰的所述第一摻雜區和所述第二摻雜區之間的所述柵極結構的底面沿所述第二方向的尺寸為0.2微米～0.8微米。
8、可選的，所述第二摻雜區包括沿垂直于所述半導體襯底層表面方向間隔排布的多個第二子摻雜區。
9、可選的，所述第二摻雜區包括沿垂直于所述半導體襯底層表面方向排布的第一子摻雜區和第二子摻雜區，所述第一子摻雜區沿所述第二方向的尺寸小于所述第二子摻雜區沿所述第二方向的尺寸；其中，所述柵極結構沿所述第二方向另一側的側壁和部分底壁被所述第一子摻雜區包圍，或者，所述柵極結構沿所述第二方向另一側的側壁和部分底壁被所述第二子摻雜區包圍。
10、可選的，所述第二子摻雜區沿所述第二方向的尺寸與所述第一子摻雜區沿所述第二方向的尺寸的差值為0.1微米－0.3微米。
11、可選的，所述第一子摻雜區和所述第二子摻雜區沿垂直于所述半導體襯底層表面方向交替排布。
12、可選的，所述第一摻雜區和所述第二摻雜區均延所述第一方向延伸。
13、可選的，所述第一摻雜區和所述第二摻雜區還沿所述第一方向交替間隔排布；所述柵極結構沿所述第二方向一側的側壁被部分數量的所述第一摻雜區和部分數量的所述第二摻雜區包圍，所述柵極結構沿所述第二方向另一側的側壁被部分數量的所述第一摻雜區和部分數量的所述第二摻雜區包圍。
14、可選的，沿所述第一方向相鄰的所述第一摻雜區和所述第二摻雜區之間的所述柵極結構的底面沿所述第一方向的尺寸為0.2微米－0.8微米。
15、本申請還提供一種半導體功率器件的制備方法，包括：在半導體襯底層上形成漂移層；在所述漂移層中形成沿第二方向間隔排布的第一摻雜區和第二摻雜區，所述第一摻雜區的導電類型和所述漂移層的導電類型相同且和所述第二摻雜區的導電類型相反；在所述漂移層中形成沿第一方向延伸的柵極結構；在所述漂移層中形成阱區，所述阱區分別位于所述柵極結構沿第二方向的兩側，第二方向與第一方向垂直；所述第一摻雜區和所述第二摻雜區位于所述阱區朝向所述半導體襯底層的一側且均與所述阱區間隔，所述第一摻雜區包圍所述柵極結構沿所述第二方向一側的側壁和部分底壁，所述第二摻雜區包圍所述柵極結構沿所述第二方向另一側的側壁和部分底壁。
16、可選的，形成所述漂移層的步驟包括：在所述半導體襯底層的一側形成沿垂直于所述半導體襯底層表面的方向層疊的第一子漂移層和第二子漂移層，所述第二子漂移層的摻雜類型和所述第一子漂移層的摻雜類型相同，所述第二子漂移層的摻雜濃度大于所述第一子漂移層的摻雜濃度；其中，形成所述第二摻雜區的步驟包括：在所述第二子漂移層和所述第一子漂移層中形成所述第二摻雜區，所述第二摻雜區包括沿垂直于所述半導體襯底層表面方向排布的第一子摻雜區和第二子摻雜區，所述第一子摻雜區位于所述第二子漂移層中，所述第二子摻雜區位于所述第一子漂移層中，所述第一子摻雜區沿所述第二方向的尺寸小于所述第二子摻雜區沿所述第二方向的尺寸。
17、可選的，形成所述第二摻雜區的步驟包括：形成沿垂直于所述半導體襯底層表面方向間隔排布的多個第二子摻雜區。
18、本專利技術技術方案具有以下技術效果：
19、本專利技術技術方案提供的半導體功率器件，所述第一摻雜區的導電類型和所述漂移層的導電類型相同，所述第一摻雜區的摻雜濃度大于所述漂移層的摻雜濃度，所述第一摻雜區包圍所述柵極結構沿所述第二方向一側的側壁和部分底壁，所述第一摻雜區用于提供正向導通路徑，降低正向導通電阻。所述第二摻雜區和所述第一摻雜區的導電類型相反，所述第二摻雜區包圍所述柵極結構沿所述第二方向另一側的側壁和部分底壁，在半導體功率器件處于反向耐壓時，所述第二摻雜區和第二摻雜區底部的漂移層會形成pn結，部分電場峰值轉移到pn結的交界處，pn結保護柵極結構中底部的柵介質層，使得第二摻雜區對電場的屏蔽作用增強，降低柵介質層位置處的電場強度，增強第二摻雜區對柵介質層的保護作用。所述第一摻雜區與所述阱區間隔，避免第一摻雜區和阱區接觸進而避免第一摻雜區和阱區在接觸的區域產生高的電場。所述第二摻雜區與所述阱區間隔，使得溝道長度降低，溝道電阻降低。
本文檔來自技高網...【技術保護點】
1.一種半導體功率器件，其特征在于，包括：
2.根據權利要求1所述的半導體功率器件，其特征在于，所述第一摻雜區的摻雜濃度為所述漂移層的摻雜濃度的2倍～8倍。
3.根據權利要求1所述的半導體功率器件，其特征在于，所述第二摻雜區的摻雜濃度小于所述阱區的摻雜濃度；
4.根據權利要求1所述的半導體功率器件，其特征在于，所述第一摻雜區與所述阱區沿垂直于所述半導體襯底層表面方向的間隔距離為0.2微米～0.6微米；所述第二摻雜區與所述阱區沿垂直于所述半導體襯底層表面方向的間隔距離為0.2微米～0.6微米。
5.根據權利要求1所述的半導體功率器件，其特征在于，沿所述第二方向相鄰的所述第一摻雜區和所述第二摻雜區之間的所述柵極結構的底面沿所述第二方向的尺寸為0.2微米～0.8微米。
6.根據權利要求1所述的半導體功率器件，其特征在于，所述第二摻雜區包括沿垂直于所述半導體襯底層表面方向間隔排布的多個第二子摻雜區。
7.根據權利要求1所述的半導體功率器件，其特征在于，所述第二摻雜區包括沿垂直于所述半導體襯底層表面方向排布的第一子摻雜
8.根據權利要求7所述的半導體功率器件，其特征在于，所述第一子摻雜區和所述第二子摻雜區沿垂直于所述半導體襯底層表面方向交替排布。
9.根據權利要求1所述的半導體功率器件，其特征在于，所述第一摻雜區和所述第二摻雜區均延所述第一方向延伸。
10.根據權利要求1所述的半導體功率器件，其特征在于，所述第一摻雜區和所述第二摻雜區還沿所述第一方向交替間隔排布；
11.一種半導體功率器件的制備方法，其特征在于，包括：
12.根據權利要求11所述的半導體功率器件的制備方法，其特征在于，形成所述漂移層的步驟包括：在所述半導體襯底層的一側形成沿垂直于所述半導體襯底層表面的方向層疊的第一子漂移層和第二子漂移層，所述第二子漂移層的摻雜類型和所述第一子漂移層的摻雜類型相同，所述第二子漂移層的摻雜濃度大于所述第一子漂移層的摻雜濃度；
13.根據權利要求11所述的半導體功率器件的制備方法，其特征在于，形成所述第二摻雜區的步驟包括：形成沿垂直于所述半導體襯底層表面方向間隔排布的多個第二子摻雜區。
...【技術特征摘要】
1.一種半導體功率器件，其特征在于，包括：
2.根據權利要求1所述的半導體功率器件，其特征在于，所述第一摻雜區的摻雜濃度為所述漂移層的摻雜濃度的2倍～8倍。
3.根據權利要求1所述的半導體功率器件，其特征在于，所述第二摻雜區的摻雜濃度小于所述阱區的摻雜濃度；
4.根據權利要求1所述的半導體功率器件，其特征在于，所述第一摻雜區與所述阱區沿垂直于所述半導體襯底層表面方向的間隔距離為0.2微米～0.6微米；所述第二摻雜區與所述阱區沿垂直于所述半導體襯底層表面方向的間隔距離為0.2微米～0.6微米。
5.根據權利要求1所述的半導體功率器件，其特征在于，沿所述第二方向相鄰的所述第一摻雜區和所述第二摻雜區之間的所述柵極結構的底面沿所述第二方向的尺寸為0.2微米～0.8微米。
6.根據權利要求1所述的半導體功率器件，其特征在于，所述第二摻雜區包括沿垂直于所述半導體襯底層表面方向間隔排布的多個第二子摻雜區。
7.根據權利要求1所述的半導體功率器件，其特征在于，所述第二摻雜區包括沿垂直于所述半導體襯底層表面方向排布的第一子摻雜區和第二子摻雜區，所述第一...
【專利技術屬性】
技術研發人員：張園覽，孫博韜，魏春雨，
申請(專利權)人：清純半導體寧波有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。