【技術(shù)實現(xiàn)步驟摘要】
本申請涉及ic驗證領域，尤其涉及一種數(shù)據(jù)傳輸模塊的驗證方法、裝置、存儲介質(zhì)及計算機設備。
技術(shù)介紹
1、在soc(system-on-chip)架構(gòu)中，數(shù)據(jù)傳輸模塊如dma(direct?memoryaccess)模塊扮演著至關(guān)重要的角色，負責高效地在源地址與目的地址之間搬移數(shù)據(jù)，并在此過程中可能涉及復雜的協(xié)議與傳輸類型轉(zhuǎn)換，如ahb(advanced?high-performance?bus)至apb(advanced?peripheral?bus)的協(xié)議轉(zhuǎn)換，以及傳輸粒度的調(diào)整(如ahb的word增加4模式轉(zhuǎn)換為8個halfword的單一傳輸)。為確保這些數(shù)據(jù)傳輸操作準確無誤，對dma模塊的驗證成為了soc開發(fā)設計流程中不可或缺的一環(huán)。
2、驗證過程通常依據(jù)驗證的層次與需求劃分為多種策略，主要包括系統(tǒng)級仿真驗證(利用c語言模擬)、基于fpga的原型驗證，以及利用uvm(universal?verificationmethodology)結(jié)合eda工具進行的模塊級仿真驗證。其中，uvm因其高效性、可擴展性和可重用性，在模塊級仿真驗證中占據(jù)了主導地位。
3、參見圖1所示，為現(xiàn)有技術(shù)中數(shù)據(jù)傳輸模塊的驗證系統(tǒng)結(jié)構(gòu)圖，采用uvm進行模塊級仿真驗證時，驗證環(huán)境的搭建圍繞核心組件展開，這些組件精心設計以模擬真實的工作場景并捕獲驗證所需的數(shù)據(jù)。具體而言，驗證流程涉及兩個關(guān)鍵monitor組件，它們分別部署于源端vip(verification?intellectual?property)與目的端vip的總線接口處，負
4、在tlm機制與scoreboard的實現(xiàn)細節(jié)上，需充分考慮多種復雜因素以確保驗證的全面性和準確性。首先，需評估被驗證的dma模塊內(nèi)部是否存在數(shù)據(jù)緩存機制，這直接影響到數(shù)據(jù)傳輸?shù)难舆t與一致性檢查策略。其次，源端與目的端vip之間可能存在的協(xié)議轉(zhuǎn)換與傳輸類型轉(zhuǎn)換要求驗證環(huán)境具備靈活的解析與適配能力，以準確捕捉并處理這些差異。再者，由于總線傳輸?shù)漠惒教匦裕约皵?shù)據(jù)傳輸模塊對傳輸過程中的數(shù)據(jù)進行“拆分-重組-拆分”導致的源端或目的端單筆傳輸完成時間上復雜繁多的先后順序場景，因此驗證過程中還需仔細考慮時序問題，確保在所有可能的時序條件下，數(shù)據(jù)傳輸?shù)耐暾院蜏蚀_性均能得到驗證。綜上所述，對soc中數(shù)據(jù)傳輸模塊的驗證是一個復雜而細致的過程。
技術(shù)實現(xiàn)思路
1、本申請實施例提供了數(shù)據(jù)傳輸模塊的驗證方法、裝置、存儲介質(zhì)及計算機設備，可以解決現(xiàn)有技術(shù)中驗證數(shù)據(jù)傳輸模塊需要考慮多種復雜因素導致驗證難度高和準確性差的問題。所述技術(shù)方案如下：
2、第一方面，本申請實施例提供了一種數(shù)據(jù)傳輸模塊的驗證方法，所述方法包括：
3、計算待傳輸?shù)臏y試序列的數(shù)據(jù)量；
4、啟動數(shù)據(jù)傳輸模塊、源端vip和目的端vip，以及指示所述源端vip將測試序列通過所述數(shù)據(jù)傳輸模塊發(fā)送給所述目的端vip；
5、當檢測到所述測試序列傳輸結(jié)束時，通過預設的后門讀寫函數(shù)在所述源端vip的序列發(fā)生器中讀取第一數(shù)據(jù)，以及通過預設的后門讀寫函數(shù)在所述目的端vip的序列發(fā)生器中讀取第二數(shù)據(jù)，以及調(diào)用virtual?sequencer中的比較函數(shù)對所述第一數(shù)據(jù)和所述第二數(shù)據(jù)進行比較。
6、第二方面，本申請實施例提供了一種數(shù)據(jù)傳輸模塊的驗證裝置，所述裝置包括：
7、計算單元，用于計算待傳輸?shù)臏y試序列的數(shù)據(jù)量；
8、啟動單元，用于啟動數(shù)據(jù)傳輸模塊、源端vip和目的端vip，以及指示所述源端vip將測試序列通過所述數(shù)據(jù)傳輸模塊發(fā)送給所述目的端vip；
9、驗證單元，用于當檢測到所述測試序列傳輸結(jié)束時，通過預設的后門讀寫函數(shù)在所述源端vip的序列發(fā)生器中讀取第一數(shù)據(jù)，以及通過預設的后門讀寫函數(shù)在所述目的端vip的序列發(fā)生器中讀取第二數(shù)據(jù)，以及調(diào)用virtual?sequencer中的比較函數(shù)對所述第一數(shù)據(jù)和所述第二數(shù)據(jù)進行比較。
10、第三方面，本申請實施例提供一種計算機存儲介質(zhì)，所述計算機存儲介質(zhì)存儲有多條指令，所述指令適于由處理器加載并執(zhí)行上述的方法步驟。
11、第四方面，本申請實施例提供一種計算機設備，可包括：處理器和存儲器；其中，所述存儲器存儲有計算機程序，所述計算機程序適于由所述處理器加載并執(zhí)行上述的方法步驟。
12、本申請一些實施例提供的技術(shù)方案帶來的有益效果至少包括：
13、通過直接后門訪問與數(shù)據(jù)比對、減少對內(nèi)部機制與時序處理的依賴等方法，極大地簡化了驗證環(huán)境的設置和維護工作，提高了驗證的效率和準確性。這些技術(shù)效果不僅降低了驗證的復雜度和成本，還提高了被驗證數(shù)據(jù)傳輸模塊的可靠性和穩(wěn)定性。
本文檔來自技高網(wǎng)...【技術(shù)保護點】
1.一種數(shù)據(jù)傳輸模塊的驗證方法，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述源端VIP的序列發(fā)生器和所述目的端VIP的序列發(fā)生器中均設置有關(guān)聯(lián)數(shù)組、寫數(shù)據(jù)量指針數(shù)組、讀數(shù)據(jù)量指針數(shù)組、參考數(shù)據(jù)量指針數(shù)組、讀結(jié)束標志位、寫結(jié)束標志位、以及后門讀寫函數(shù)；
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，檢測到所述源端VIP或目的端VIP的序列發(fā)生器中的讀結(jié)束標志位等于預設值或?qū)懡Y(jié)束位標志位等于預設值時，確定所述測試序列傳輸結(jié)束。
4.根據(jù)權(quán)利要求1或2或3所述的方法，其特征在于，所述數(shù)據(jù)傳輸模塊為DMA或NOC。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述比較函數(shù)設置在Virtual?Sequencer虛擬序列發(fā)生器中。
6.一種數(shù)據(jù)傳輸模塊的驗證裝置，其特征在于，包括：
7.一種計算機存儲介質(zhì)，其特征在于，所述計算機存儲介質(zhì)存儲有多條指令，所述指令適于由處理器加載并執(zhí)行如權(quán)利要求1～7任意一項的方法步驟。
8.一種計算機設備，其特征在于，包括：處理器和存儲器；其中，所述存儲器存儲
...【技術(shù)特征摘要】
1.一種數(shù)據(jù)傳輸模塊的驗證方法，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述源端vip的序列發(fā)生器和所述目的端vip的序列發(fā)生器中均設置有關(guān)聯(lián)數(shù)組、寫數(shù)據(jù)量指針數(shù)組、讀數(shù)據(jù)量指針數(shù)組、參考數(shù)據(jù)量指針數(shù)組、讀結(jié)束標志位、寫結(jié)束標志位、以及后門讀寫函數(shù)；
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，檢測到所述源端vip或目的端vip的序列發(fā)生器中的讀結(jié)束標志位等于預設值或?qū)懡Y(jié)束位標志位等于預設值時，確定所述測試序列傳輸結(jié)束。
4.根據(jù)權(quán)利要求1或2或3所述的方法，其特征在于，所述數(shù)據(jù)傳...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：肖云飛，陳奉儀，彭陳，楊鋼，曹定煜，蔡京谷，林浩強，方婉，劉文，徐鈺珊，
申請(專利權(quán))人：珠海泰為電子有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。