【技術實現步驟摘要】
本申請屬于數字信號處理領域，具體涉及一種可動態配置的多路ddc并行處理方法。
技術介紹
1、現有的多路信號處理實施方案，部分方案為系統硬件并行下變頻的方案，其與本專利技術所實施的基于fpga的并行處理技術實現機理不同，且附加硬件成本高、設備功耗高、靈活性差；部分方案結合信道化方式進行實現，子信道帶寬一般為固定帶寬，不能夠實時改變；部分方案實施并行處理是應用于多通道測向并行處理，其多個通道的ddc同時改變，不可多個通道分別以不同帶寬進行處理。
技術實現思路
1、本專利技術方法實施的方法，每一路ddc均可配置為不同的數字中頻和不同的帶寬，主要用于滿足模擬帶寬內多個頻點不同帶寬的子帶并行分析的需求。本專利技術方法以其自身應用背景進行實現，應用背景和處理方法與現有技術不同。其技術方案為：
2、一種可動態配置的多路ddc并行處理方法，包括以下步驟：
3、步驟1：對于adc采樣率為fs的采集系統，fpga接收采樣數據后，在fpga中完成采樣數據到多路ddc的路由處理；
4、步驟2：軟件通過總線接口對fpga中所使用的n路ddc通路進行選通使能，配置各路ddc通路的可變頻率f和可變帶寬bw參數設置；
5、步驟3：fpga獲取各路ddc通路的數字基帶信號數據，通過總線接口分別傳輸給控制單元進行時域、頻域、調制域、或多域混合的數據分析處理；若各通路使能繼續，則重復步驟3；若通路選通使能失效，則當前通路ddc復位處于待選通低功耗狀態，返回步驟2。
...【技術保護點】
1.一種可動態配置的多路DDC并行處理方法，其特征在于，包括以下步驟：
2.根據權利要求1所述的可動態配置的多路DDC并行處理方法，其特征在于，所述步驟2中所述的可變頻率F，其范圍為0<F<fs。
3.根據權利要求1所述的可動態配置的多路DDC并行處理方法，其特征在于，所述步驟2中所述的可變帶寬BW，其范圍為0.0000048828125*fs≤BW≤0.78125*fs。
4.根據權利要求1所述的可動態配置的多路DDC并行處理方法，其特征在于，所述步驟2中，每一路DDC通路的頻率和帶寬均可動態配置，依據不同的配置模式，可使其DDC通路工作在適應信號處理的工作狀態；
5.根據權利要求1所述的可動態配置的多路DDC并行處理方法，其特征在于，不同模式下，調節步驟如下：
6.根據權利要求5所述的可動態配置的多路DDC并行處理方法，其特征在于，所述步驟24和所述步驟27中所述的判別帶寬，其滿足x?dB帶寬估計和β帶寬估計方式。
7.根據權利要求5所述的可動態配置的多路DDC并行處理方法，其特征在于，所述步
8.根據權利要求1所述的可動態配置的多路DDC并行處理方法，其特征在于，所述步驟2中所述的使用的DDC通路數N，其最大路數受FPGA資源限制，依據不同型號的FPGA及FPGA資源配置來決定N的最大值。
...【技術特征摘要】
1.一種可動態配置的多路ddc并行處理方法，其特征在于，包括以下步驟：
2.根據權利要求1所述的可動態配置的多路ddc并行處理方法，其特征在于，所述步驟2中所述的可變頻率f，其范圍為0<f<fs。
3.根據權利要求1所述的可動態配置的多路ddc并行處理方法，其特征在于，所述步驟2中所述的可變帶寬bw，其范圍為0.0000048828125*fs≤bw≤0.78125*fs。
4.根據權利要求1所述的可動態配置的多路ddc并行處理方法，其特征在于，所述步驟2中，每一路ddc通路的頻率和帶寬均可動態配置，依據不同的配置模式，可使其ddc通路工作在適應信號處理的工作狀態；
【專利技術屬性】
技術研發人員：白月勝，劉軍，許建華，王元凱，
申請(專利權)人：中國電子科技集團公司第四十一研究所，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。