【技術實現步驟摘要】
本專利技術涉及計算機計算領域，特別是涉及一種處理器計算機系統。
技術介紹
1、進入人工智能時代，對算力需求越來越高，傳統的處理器難以滿足人工智能的需求，主要表現如下：
2、cpu擅長通用計算，但由于馮諾依曼架構的限制，處理器和存儲器在物理上相互獨立且距離較遠，通過共享總線傳輸數據，再加上處理器的速度要比存儲器更快，從而導致處理器訪問存儲器的延遲較高、帶寬較低，限制了計算性能的提高。采用高速緩存等技術方案可以一定程度的改善，但并不能徹底解決問題。另外，cpu中核心數量較少，維護核心間數據一致性的代價較大，限制了并行程度的提高，從而也限制了計算性能的提高。
3、gpu擁有大量核心，擅長并行計算，但不擅長處理復雜的邏輯，所以通常與cpu配合，作為cpu的計算加速器工作。軟件的主要邏輯在cpu上運行，軟件中適合并行計算的部分由gpu加速運行。但這種gpu+cpu的架構也存在不足，由于cpu和gpu之間通信的延遲、帶寬等問題，以及cpu的性能限制，成為限制計算性能提高的重要因素。并且在開發軟件時，需要針對cpu和gpu兩部分開發且處理好兩者間的配合，大大提高了學習和開發軟件的門檻和成本。
4、fpga具有可編程硬件結構，使fpga比固定架構的cpu和gpu等更為靈活，可以針對應用需求進行更加精細的優化。但是使用fpga需要根據應用需求選擇特定配置的fpga，不像cpu和gpu等直接使用。而且針對fpga開發軟件，相當于開發一個數字電路，學習和開發軟件的門檻和成本都很高。fpga在用于加速軟件運行時，類似
5、脈動陣列(systolicarray)、波前陣列(wavefrontarray)擅長并行計算，但是結構和功能通常與特定計算任務和算法密切相關，雖然有些具有一定的可編程或可重構能力，但仍具有某種專用性，限制了應用范圍。例如，將結構、功能、大小都固定的脈動陣列作為tpu(張量處理器，tensorprocessing?unit)的一部分，專門承擔矩陣計算的工作。另外需要tpu的其它部分將數據調整為合適的形式并以合適的順序輸入到脈動陣列中，再將脈動陣列輸出的數據進行合適的調整以進行后續處理。
6、在過去十多年中，人工智能，尤其是其中的人工神經網絡、大模型等取得巨大發展，并且在可預期的未來仍將高速發展。人工神經網絡、大模型等往往計算量巨大，且其中大量計算適合并行，并且不斷有新模型出現。巨大的計算量需要處理器性能足夠高，而并行計算是提高計算性能的有效方式。已經出現的各種模型和未來出現的新模型需要處理器足夠通用，以減少硬件投資的成本和風險。因此，迫切需要研發出通用并行的新型處理器和計算機體系架構。
技術實現思路
1、為克服上述現有技術存在的不足，本專利技術之目的在于提供一種處理器，包括若干個處理核以及內部網絡，其中：
2、所述處理核包括輸入數據存儲單元、輸出數據存儲單元、私有存儲單元和私有處理單元，其中：
3、輸入數據存儲單元用于緩存從內部網絡輸入處理核的數據；
4、輸出數據存儲單元用于緩存處理核向內部網絡輸出的數據；
5、私有存儲單元用于存儲處理核的程序和數據；
6、私有處理單元用于根據處理核的程序和數據進行計算和處理；
7、所述若干個處理核之間單向或者雙向的連接構成內部網絡，用于將發送方的輸出數據存儲單元中的數據傳輸到接收方的輸入數據存儲單元中，以實現若干個處理核的通信或聯合計算。
8、進一步地，私有存儲單元、輸入數據存儲單元和輸出數據存儲單元為相互獨立的存儲實體。
9、進一步地，私有存儲單元、輸入數據存儲單元和輸出數據存儲單元為基于同一個存儲實體劃分的功能單元。
10、進一步地，所述存儲實體為ram或者寄存器。
11、進一步地，所述內部網絡包括靜態網絡和動態網絡，其中：
12、靜態網絡由若干個處理核之間預先設定的連接構成；
13、動態網絡由若干個路由節點、若干個路由節點之間的連接、若干個處理核與若干個路由節點之間的連接共同構成。
14、進一步地，所述靜態網絡基于片上網絡的拓撲結構實現。
15、進一步地，所述動態網絡基于片上網絡實現。
16、進一步地，所述處理器由16個處理核組成，呈4×4的二維布局；
17、內部網路包括靜態網絡和動態網絡，其中：
18、每個處理核都與相鄰的處理核相互連接形成的網絡為靜態網絡；
19、每個處理核都設置有對應的路由節點，每個處理核與對應的路由節點連接、各個路由節點分別與相鄰的路由節點連接，共同構成動態網絡。
20、本專利技術還提供一種計算機系統，包括所述處理器以及若干個設備節點，其中：
21、處理器用于進行控制和計算任務；
22、設備節點用于連接外部設備；
23、設備節點和處理核一樣接入處理器的內部網絡，通過該內部網絡相互通信。
24、本專利技術還提供一種電子裝置，包括所述的計算機系統以及外部設備，所述計算機系統中通過設備節點與外部設備連接，實現與外部設備的通信。
25、與現有技術相比，本專利技術一種處理器對于大量的計算任務，可以由大量的處理核并行處理，并且還可以以流水線的方式并行，若部分處理核所承擔的任務之間存在依賴關系，還可以通過處理核之間的相互通信進行配合。
本文檔來自技高網...【技術保護點】
1.一種處理器，其特征是，包括若干個處理核以及內部網絡，其中：
2.如權利要求1所述的處理器，其特征是，私有存儲單元、輸入數據存儲單元和輸出數據存儲單元為相互獨立的存儲實體。
3.如權利要求1所述的處理器，其特征是，私有存儲單元、輸入數據存儲單元和輸出數據存儲單元為基于同一個存儲實體劃分的功能單元。
4.如權利要求1所述的處理器，其特征是，所述存儲實體為RAM或者寄存器。
5.如權利要求1所述的處理器，其特征是，所述內部網絡包括靜態網絡和動態網絡，其中：
6.如權利要求5所述的處理器，其特征是，所述靜態網絡基于片上網絡的拓撲結構實現。
7.如權利要求5所述的處理器，其特征是，所述動態網絡基于片上網絡實現。
8.如權利要求1所述的處理器，其特征是，所述處理器由16個處理核組成，呈4×4的二維布局；
9.一種計算機系統，其特征是，包括權利要求1-8之任一所述處理器以及若干個設備節點，其中：
10.一種電子裝置，其特征是：包括權利要求9所述的計算機系統以及外部設備，所述計算機系統
...【技術特征摘要】
1.一種處理器，其特征是，包括若干個處理核以及內部網絡，其中：
2.如權利要求1所述的處理器，其特征是，私有存儲單元、輸入數據存儲單元和輸出數據存儲單元為相互獨立的存儲實體。
3.如權利要求1所述的處理器，其特征是，私有存儲單元、輸入數據存儲單元和輸出數據存儲單元為基于同一個存儲實體劃分的功能單元。
4.如權利要求1所述的處理器，其特征是，所述存儲實體為ram或者寄存器。
5.如權利要求1所述的處理器，其特征是，所述內部網絡包括靜態網絡和動態網絡，其中：
6....
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。