【技術實現步驟摘要】
本專利技術涉及粒子加速器電源的震蕩抑制方法，具體涉及一種應用于粒子加速器電源的極限環震蕩抑制系統及抑制方法。
技術介紹
1、粒子加速器是利用一定形態的電磁場來加速帶電粒子，如電子、質子、重離子等，使之獲得高能量的裝置。粒子加速器的應用領域非常廣泛，其一是基礎科學研究，在高能物理實驗中，粒子加速器被用于研究基本粒子的性質，深入探索宇宙的基本結構。此外，粒子加速器在醫學領域被用于放射治療，利用高能粒子束精確地摧毀癌細胞，為癌癥患者提供了一種有效的治療手段。這種醫學應用不僅能夠提高治療效果，還減少了對患者健康組織的傷害。在工業方面，通過精確控制粒子束的能量和強度，可以利用粒子加速器改變材料性質，對材料進行精細加工等，提高生產效率和產品質量。同時，重離子加速器這類粒子加速器通常被應用于核聚變研究，探索清潔而可持續的能源解決方案。總而言之，具有多領域應用的粒子加速器給人類社會帶來了許多重要的科學、醫學和工業技術進步，推動了各個領域的創新和發展。與此同時，這些領域的發展，同樣給加速器技術提出了更高的要求。
2、粒子加速器的電源及其控制系統是一項非常重要的子系統，其輸出勵磁電流用于控制加速器的磁場，形成束流的軌道和軌跡，實現對束流的精確控制。粒子加速器電源屬于高精度特種電源，包括高穩定度直流電源、掃描電源和脈沖電源等。
3、作為粒子加速器電源核心的控制器直接決定了電源的最終性能。多年以前，以模擬電源為主體的粒子加速器電源系統中通常利用模擬調節器來控制電源系統，這種調節方式響應速度快且控制簡單，但需要使用大量模擬器件，且
4、近些年來，業界電源控制器的研究逐漸深入，控制器的硬件設計、算法、控制接口和人機界面等都是研究的重中之重。隨著半導體技術和計算機科學技術的發展以及粒子加速器電源數字化改造的推進，數字控制技術得到了更加廣泛的應用。國內外多采用dsp、arm和fpga組合配置的模式，搭建整體數字控制架構，采用18位adc將電源輸出分辨率從10ppm提升至3～5ppm。如圖1所示整體數字控制架構中，實際數字控制還存在幅值量化的特性。模數轉換器adc和數字脈沖寬度調節器pwm都會進行進幅值量化，幅值量化時沒有保留系統的線性特性，這樣的非線性行為會導致穩態時狀態軌跡的運動發生變化，譬如極限環。當pwm波的占空比分辨率低于adc采樣分辨率時，會發生極限環振蕩，如圖2所示，極限環的出現會潛在影響數字控制器的調節精度與性能。如圖3所示，為pwm分辨率占空比分辨率低于adc采樣分辨率的情況下的輸出電流穩態震蕩現象。經測量，振蕩疊加紋波峰峰值達到了8.2ma(在該拓撲下，紋波峰峰值為3ma)，該情況下的輸出電流將嚴重影響粒子加速器電源使用效果。
技術實現思路
1、本專利技術的目的是解決現有粒子加速器電源的控制中存在控制器輸出pwm波的占空比分辨率與adc采樣分辨率不匹配導致極限環震蕩的問題，而提供一種應用于粒子加速器電源的極限環震蕩抑制系統及抑制方法。
2、為了實現上述目的，本專利技術采用如下技術方案：
3、一種應用于粒子加速器電源的極限環震蕩抑制系統，其特殊之處在于：包括adc采樣模塊、pi電流雙閉環控制模塊、σ-δ調制器、dsp與fpga連接形成的數字通信架構以及電源驅動器；
4、所述adc采樣模塊的輸入端連接粒子加速器電源的電感，用于采集粒子加速器電源的電感電流，輸出端連接pi電流雙閉環控制模塊的第一輸入端；
5、所述pi電流雙閉環控制模塊的第二輸入端連接給定的粒子加速器電源電流，用于對粒子加速器電源的電感電流與給定的粒子加速器電源電流差值進行pi控制，得到pi控制占空比，所述pi電流雙閉環控制模塊的輸出端連接σ-δ調制器的輸入端；
6、所述σ-δ調制器用于對pi控制占空比加載余量累加項，并進行整數位截斷得到有效位占空比和噪聲余量，將有效位占空比通過輸出端輸出，將噪聲余量作為余量累加項反饋至σ-δ調制器的輸入端；所述σ-δ調制器的輸出端連接數字通信架構的輸入端；
7、所述數字通信架構的輸出端通過電源驅動器連接粒子加速器電源。
8、進一步地，所述σ-δ調制器包括加法器、截斷模塊以及第二減法器；
9、所述加法器的第一輸入端分別連接pi電流雙閉環控制模塊的輸出端，用于對pi控制占空比和余量累加項進行累加，獲得累加值；所述加法器的輸出端分別連接截斷模塊的輸入端、第二減法器的第一輸入端；
10、所述截斷模塊用于根據粒子加速器電源的開關頻率對累加值進行整數位截斷，得到有效位占空比；所述截斷模塊的輸出端分別連接第二減法器的第二輸入端、數字通信架構的輸入端；
11、所述第二減法器用于對累加值和有效位占空比作差，得到噪聲余量作為余量累加項；所述第二減法器的輸出端連接加法器的第二輸入端。
12、進一步地，所述截斷模塊中，根據粒子加速器電源的開關頻率對加法器輸出的累加值進行整數位截斷的計算公式為：
13、
14、其中，ndpwm表示累加值，ndpwm＝uhr[k]+y[k]；uhr[k]表示pi控制占空比，y[k]表示余量累加項；
15、u[k]表示有效位占空比，c表示余數，p表示數字通信架構中hrpwm模塊最小分辨占空比值，thrpwm表示數字通信架構中hrpwm模塊最小分辨周期，td表示粒子加速器電源的開關周期，f表示粒子加速器電源的開關頻率。
16、所述第二減法器中，噪聲余量的計算公式為：
17、δu[k]＝ndpwm-u[k]；
18、其中，δu[k]表示噪聲余量。
19、進一步地，所述pi電流雙閉環控制模塊包括第一減法器、pi電流雙閉環控制器；
20、所述第一減法器的兩個輸入端分別連接adc采樣模塊的輸出端、給定的粒子加速器電源電流，所述第一減法器的輸出端連接pi電流雙閉環控制器的輸入端，所述pi電流雙閉環控制器的輸出端連接σ-δ調制器的輸入端。
21、進一步地，還包括功率變換器，所述功率變換器的輸入端連接電源驅動器的輸出端，功率變換器的輸出端連接粒子加速器電源。
22、一種應用于粒子加速器電源的極限環震蕩抑制方法，基于上述應用于粒子加速器電源的極限環震蕩抑制系統，其特殊之處在于，包括以下步驟：
23、s1、通過adc采樣模塊采集粒子加速器電源的電感電流；
24、s2、將粒子加速器電源的電感電流與給定的粒子加速器電源電流作差，根據得到的差值進行pi控制，得到pi控制占空比；
25、s3、對pi控制占空比加載余量累加項，得到累加值；根據粒子加速器電源的開關頻率對累加值進行整數位截斷，得到有效位占空比和噪聲余量，將有效位占空比通過輸出端輸出，同時將噪聲余量作為余量累加項加載至下一pi控制占空比；
26、s4、將有效位占空比輸入dsp與fpga連接形成的數字本文檔來自技高網...
【技術保護點】
1.一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：包括ADC采樣模塊、PI電流雙閉環控制模塊、Σ-Δ調制器、DSP與FPGA連接形成的數字通信架構以及電源驅動器；
2.根據權利要求1所述一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：所述Σ-Δ調制器包括加法器、截斷模塊以及第二減法器；
3.根據權利要求2所述一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：所述截斷模塊中，根據粒子加速器電源的開關頻率對加法器輸出的累加值進行整數位截斷的計算公式為：
4.根據權利要求3所述一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：所述第二減法器中，噪聲余量的計算公式為：
5.根據權利要求1所述一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：所述PI電流雙閉環控制模塊包括第一減法器、PI電流雙閉環控制器；
6.根據權利要求1所述一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：還包括功率變換器，所述功率變換器的輸入端連接電源驅動器的輸出端，功率變換器的輸出端連接粒子加速器電源。
7.一種應用于粒子加速器電源的極限環震蕩抑制方法，其特征在于，基于權利要求1-6任一所述的一種應用于粒子加速器電源的極限環震蕩抑制系統，包括以下步驟：
8.根據權利要求7所述一種應用于粒子加速器電源的極限環震蕩抑制方法，其特征在于：S3具體為：
9.根據權利要求7所述一種應用于粒子加速器電源的極限環震蕩抑制方法，其特征在于，S4中，所述通過電源驅動器驅動控制粒子加速器電源具體為：通過電源驅動器輸出驅動信號，驅動信號經過功率變換器低通濾波后驅動控制粒子加速器電源。
...【技術特征摘要】
1.一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：包括adc采樣模塊、pi電流雙閉環控制模塊、σ-δ調制器、dsp與fpga連接形成的數字通信架構以及電源驅動器；
2.根據權利要求1所述一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：所述σ-δ調制器包括加法器、截斷模塊以及第二減法器；
3.根據權利要求2所述一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：所述截斷模塊中，根據粒子加速器電源的開關頻率對加法器輸出的累加值進行整數位截斷的計算公式為：
4.根據權利要求3所述一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：所述第二減法器中，噪聲余量的計算公式為：
5.根據權利要求1所述一種應用于粒子加速器電源的極限環震蕩抑制系統，其特征在于：所述pi電流雙閉...
【專利技術屬性】
技術研發人員：徐芳，范大海，李春龍，白小青，張建榮，
申請(專利權)人：西安愛科賽博電氣股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。