【技術實現步驟摘要】
本申請涉及半導體領域，特別是涉及一種半導體結構及其制備方法。
技術介紹
1、隨著半導體行業的飛速發展，半導體器件的關鍵尺寸也隨之持續微縮，這對半導體器件的設計及制備均提出了嚴峻的挑戰。同時，持續微縮的關鍵尺寸(例如溝道尺寸)還使得短溝道效應所帶來的不利影響被進一步凸顯。
2、為減少短溝道效應并增大單位晶圓面積上半導體器件的布置密度，半導體結構從平面布局轉向垂直布局已越來越成為主流。然而，常規的垂直型半導體結構由于柵誘導漏電，通常會導致浮體效應，進而導致器件性能下降及開關比退化等亟待改進的問題。
技術實現思路
1、基于此，有必要針對上述技術問題，提供一種半導體結構及其制備方法，可以減少柵誘導漏電，從而有效改善浮體效應，進而改善器件性能及開關比。
2、一方面，本申請一些實施例提供了一種半導體結構，包括：襯底、第一導電類型的核心層、第二導電類型的溝道層以及柵極；其中，第一導電類型的核心層位于襯底上；第二導電類型的溝道層位于襯底上，且環繞核心層；柵極包括：柵介質層及柵導電層；柵介質層位于襯底上，且環繞溝道層；柵導電層位于襯底上，且環繞柵介質層。
3、本申請實施例中，于襯底之上設置核心層，以及依次環繞核心層設置的溝道層、柵介質層以及柵導電層，以利于借助核心層來增加溝道層與襯底之間的能量勢壘(例如增加了溝道層-源極處的勢壘高度以及溝道層-漏極處的勢壘寬度)，來減少意外突破溝道層-襯底界面的載流子數量，從而有效抑制了柵誘導電流，改善浮體效應，進而改善器件性能及
4、在一些實施例中，半導體結構還包括：凸臺、漏硅化物層以及源硅化物層；其中，凸臺位于襯底上；核心層、溝道層及柵介質層均位于凸臺的上表面；漏硅化物層位于凸臺內，且與凸臺的上表面及凸臺的下表面均具有間距；源硅化物層位于核心層及溝道層的上表面；柵介質層還環繞源硅化物層。
5、本申請實施例中，還于襯底之上設置有凸臺，核心層、溝道層及柵介質層則均位于凸臺的上表面，凸臺內還設置有漏硅化物層。如此核心層可以增加溝道層與漏硅化物層處的遂穿寬度，以及溝道層與漏硅化物層之間的勢壘高度，從而抑制了柵誘導電流，改善了浮體效應，進一步改善了半導體結構的電學性能。
6、在一些實施例中，半導體結構還包括：柵極引出電極、漏極引出電極以及源極引出電極；其中，柵極引出電極與柵極相接觸；漏極引出電極與漏硅化物層相接觸；源極引出電極與源硅化物層相接觸。
7、本申請實施例中，通過設置多個電極(例如柵極引出電極、漏極引出電極以及源極引出電極)將柵極、漏硅化物層及源硅化物層引出，以利于將半導體結構與其他半導體器件和/或外部電路進行對應地電連接。
8、在一些實施例中，溝道層的厚度大于核心層的厚度。
9、在一些實施例中，核心層的厚度取值范圍包括：2nm～10nm；溝道層的厚度取值范圍包括：5nm～15nm。
10、在一些實施例中，半導體結構還包括：第一介質層、第二介質層、第三介質層及第四介質層；其中，第一介質層位于襯底的上表面，且環繞凸臺；第二介質層位于第一介質層的上表面，且環繞凸臺；第三介質層位于第二介質層的上表面，且環繞柵介質層；第四介質層位于第三介質層的上表面，覆蓋柵導電層，且環繞柵介質層。
11、在一些實施例中，第一導電類型包括p型，且第二導電類型包括n型。
12、在另一些實施例中，第一導電類型包括n型，且第二導電類型包括p型。
13、另一方面，本申請一些實施例提供了一種半導體結構的制備方法，用于制備前述一些實施例中所述的半導體結構。前述一些實施例中所述的半導體結構所具備的技術優勢，該制備方法也均具備，此處不再詳述。該制備方法包括如下步驟。
14、提供襯底；
15、于襯底上形成第一導電類型的核心層、第二導電類型的溝道層及柵極；溝道層環繞核心層；柵極包括柵介質層及柵導電層；柵介質層環繞溝道層；柵導電層環繞柵介質層。
16、在一些實施例中，于所述襯底上形成第一導電類型的核心層、第二導電類型的溝道層及柵極之前，所述方法還包括如下步驟。
17、刻蝕襯底，形成凸臺；
18、于凸臺內形成漏硅化物層。
19、在一些實施例中，于刻蝕所述襯底，形成凸臺之后，于所述凸臺內形成漏硅化物層之前，所述方法還包括如下步驟。
20、于襯底的上表面形成第一介質材料層，第一介質材料層環繞凸臺；第一介質材料層的上表面低于凸臺的上表面；
21、形成側壁保護層，側壁保護層覆蓋凸臺的上表面及凸臺裸露的側壁；
22、回刻第一介質材料層，以形成第一介質層，第一介質層的上表面與側壁保護層具有間距，以裸露出凸臺的部分側壁。
23、對應的，所述于所述凸臺內形成漏硅化物層，包括如下步驟。
24、形成第一金屬層，第一金屬層覆蓋第一介質層的上表面、側壁保護層及凸臺裸露的側壁；
25、對所得結構進行退火處理，以于側壁保護層與第一介質層之間的凸臺內形成漏硅化物層。
26、在一些實施例中，于所述凸臺內形成漏硅化物層之后，所述方法還包括如下步驟。
27、于第一介質層的上表面形成第二介質材料層，第二介質材料層覆蓋第一介質層的上表面及凸臺；
28、對第二介質材料層進行平坦化處理，以得到第二介質層，第二介質層環繞凸臺，且第二介質層的上表面與凸臺的上表面相平齊。
29、在一些實施例中，所述于所述襯底上形成第一導電類型的核心層、第二導電類型的溝道層及柵極，包括如下步驟。
30、于第二介質層的上表面及凸臺的上表面形成依次交替疊置的疊層結構，疊層結構包括上下間隔排布的第三介質材料層及位于相鄰第三介質材料層之間的導電材料層；
31、刻蝕位于頂層的第三介質材料層及導電材料層，以得到初始柵導電層；
32、形成第四介質材料層，第四介質材料層覆蓋底層的第三介質材料層的上表面、初始柵導電層及保留的頂層的第三介質材料層；
33、刻蝕第四介質材料層、初始柵導電層及第三介質材料層，以形成第三介質層、第四介質層、柵導電層及溝槽，溝槽暴露出凸臺的上表面；
34、形成犧牲層，犧牲層覆蓋溝槽的側壁；
35、于溝槽內填充第二導電類型的溝道材料層；
36、刻蝕溝道材料層，以形成第二導電類型的溝道層，溝道層內形成有通孔，通孔暴露出凸臺的上表面；
37、于通孔內形成第一導電類型的核心層；
38、去除犧牲層，以形成犧牲間隙；
39、形成柵介質層，柵介質層填滿犧牲間隙。
40、在一些實施例中，所述刻蝕所述溝道材料層，以形成第二導電類型的溝道層，包括如下步驟。
41、于第四介質層的上表面、犧牲層的上表面及溝道材料層的上表面形成硬掩膜層；
42、刻蝕硬掩膜層，以得到圖形化硬掩膜層，圖形化硬掩膜層內具有開口，開口暴露出溝道材料本文檔來自技高網...
【技術保護點】
1.一種半導體結構，其特征在于，包括：
2.根據權利要求1所述的半導體結構，其特征在于，還包括：
3.根據權利要求2所述的半導體結構，其特征在于，還包括：
4.根據權利要求1所述的半導體結構，其特征在于，所述溝道層的厚度大于所述核心層的厚度。
5.根據權利要求4所述的半導體結構，其特征在于，
6.根據權利要求1所述的半導體結構，其特征在于，還包括：
7.根據權利要求1至6中任一項所述的半導體結構，其特征在于，所述第一導電類型包括P型，且所述第二導電類型包括N型；或所述第一導電類型包括N型，且所述第二導電類型包括P型。
8.一種半導體結構的制備方法，其特征在于，包括：
9.根據權利要求8所述的半導體結構的制備方法，其特征在于，于所述襯底上形成第一導電類型的核心層、第二導電類型的溝道層及柵極之前，所述方法還包括：
10.根據權利要求9所述的半導體結構的制備方法，其特征在于，
11.根據權利要求10所述的半導體結構的制備方法，其特征在于，于所述凸臺內形成漏硅化物層之后
12.根據權利要求11所述的半導體結構的制備方法，其特征在于，所述于所述襯底上形成第一導電類型的核心層、第二導電類型的溝道層及柵極，包括：
13.根據權利要求12所述的半導體結構的制備方法，其特征在于，所述刻蝕所述溝道材料層，以形成第二導電類型的溝道層，包括：
14.根據權利要求13所述的半導體結構的制備方法，其特征在于，于所述通孔內形成第一導電類型的核心層之后，于去除所述犧牲層，以形成犧牲間隙之前，所述方法還包括：
15.根據權利要求14所述的半導體結構的制備方法，其特征在于，還包括：形成柵極引出電極、漏極引出電極及源極引出電極；其中，
16.根據權利要求8至15中任一項所述的半導體結構的制備方法，其特征在于，所述第一導電類型包括P型，且所述第二導電類型包括N型；或所述第一導電類型包括N型，且所述第二導電類型包括P型。
...【技術特征摘要】
1.一種半導體結構，其特征在于，包括：
2.根據權利要求1所述的半導體結構，其特征在于，還包括：
3.根據權利要求2所述的半導體結構，其特征在于，還包括：
4.根據權利要求1所述的半導體結構，其特征在于，所述溝道層的厚度大于所述核心層的厚度。
5.根據權利要求4所述的半導體結構，其特征在于，
6.根據權利要求1所述的半導體結構，其特征在于，還包括：
7.根據權利要求1至6中任一項所述的半導體結構，其特征在于，所述第一導電類型包括p型，且所述第二導電類型包括n型；或所述第一導電類型包括n型，且所述第二導電類型包括p型。
8.一種半導體結構的制備方法，其特征在于，包括：
9.根據權利要求8所述的半導體結構的制備方法，其特征在于，于所述襯底上形成第一導電類型的核心層、第二導電類型的溝道層及柵極之前，所述方法還包括：
10.根據權利要求9所述的半導體結構的制備方法，其特征在于，
...
【專利技術屬性】
技術研發人員：毛淑娟，趙超，王桂磊，
申請(專利權)人：北京超弦存儲器研究院，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。