【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及一種測(cè)試模式控制電路及其控制方法，特別是一種適用于雙電源軌的測(cè)試模式控制電路及其控制方法，屬于半導(dǎo)體集成電路。
技術(shù)介紹
1、現(xiàn)階段隨著集成電路的規(guī)模越來(lái)越大，設(shè)計(jì)越來(lái)越復(fù)雜，電路測(cè)試的難度也會(huì)隨之而增加，如何能高效且便捷的測(cè)試電路整體性能成為了新的難點(diǎn)和挑戰(zhàn)。芯片在交付之前的測(cè)試一般包括cp（chip?proding）和ft（final?test）測(cè)試，而大規(guī)模電路一般都不進(jìn)行cp測(cè)試，因此若想在芯片封裝之后對(duì)其內(nèi)部結(jié)點(diǎn)進(jìn)行測(cè)試則需要增加一些測(cè)試控制電路，以便能對(duì)芯片性能進(jìn)行全面的把握。目前，芯片測(cè)試模式控制電路比較復(fù)雜，測(cè)試操作比較繁瑣，而且一些芯片測(cè)試還會(huì)預(yù)留額外的輸出pin腳，造成資源浪費(fèi)。所以，好的可測(cè)試性設(shè)計(jì)方案不但可以優(yōu)化測(cè)試步驟節(jié)約成本，還可以節(jié)約pin腳和設(shè)計(jì)復(fù)雜度。
技術(shù)實(shí)現(xiàn)思路
1、本專利技術(shù)所要解決的技術(shù)問(wèn)題是提供一種適用于雙電源軌的測(cè)試模式控制電路及其控制方法，優(yōu)化測(cè)試步驟且解決pin腳和設(shè)計(jì)復(fù)雜度。
2、為解決上述技術(shù)問(wèn)題，本專利技術(shù)所采用的技術(shù)方案是：
3、一種適用于雙電源軌的測(cè)試模式控制電路，包含測(cè)試模式判斷電路和邏輯分頻輸出電路，測(cè)試模式判斷電路比較輸入信號(hào)vin和偏置電壓vbias的大小并產(chǎn)生輸出信號(hào)out，邏輯分頻輸出電路將輸出信號(hào)out生成測(cè)試模式控制信號(hào)test_mode。
4、進(jìn)一步地，所述測(cè)試模式判斷電路包含pmos管m1、nmos管m2、nmos管m3、nmos管m4、nmos管m5、
5、進(jìn)一步地，所述pmos管m1采用增強(qiáng)型pmos開關(guān)管，nmos管m6采用增強(qiáng)型nmos開關(guān)管。
6、進(jìn)一步地，所述nmos管m2、nmos管m3、nmos管m4和nmos管m5采用耗盡型nmos管。
7、進(jìn)一步地，所述邏輯分頻輸出電路包含施密特觸發(fā)器smt1、反相器inv1、d觸發(fā)器dff1、d觸發(fā)器dff2、d觸發(fā)器dff3、三輸入與非門nand1和反相器inv2，施密特觸發(fā)器smt1的輸入端連接輸出信號(hào)out，施密特觸發(fā)器smt1的輸出端與反相器inv1的輸入端連接，反相器inv1的輸出端與d觸發(fā)器dff1的clk端連接，d觸發(fā)器dff1的端與d觸發(fā)器dff2的clk端和d觸發(fā)器dff1的d端連接，d觸發(fā)器dff1的q端與三輸入與非門nand1的第一輸入端連接，d觸發(fā)器dff2的端與d觸發(fā)器dff3的clk端和d觸發(fā)器dff2的d端連接，d觸發(fā)器dff2的q端與三輸入與非門nand1的第二輸入端連接，d觸發(fā)器dff3的端與d觸發(fā)器dff3的d端連接，d觸發(fā)器dff3的q端與三輸入與非門nand1的第三輸入端連接，d觸發(fā)器dff1的rst端、d觸發(fā)器dff2的rst端和d觸發(fā)器dff3的rst端連接清零信號(hào)rset，三輸入與非門nand1的輸出端與反相器inv2的輸入端連接，反相器inv2的輸出端產(chǎn)生測(cè)試模式控制信號(hào)test_mode。
8、進(jìn)一步地，所述d觸發(fā)器dff1、d觸發(fā)器dff2、d觸發(fā)器dff3分別構(gòu)成三個(gè)2分頻器。
9、進(jìn)一步地，還包含控制信號(hào)輸出電路，控制信號(hào)輸出電路包含n組控制信號(hào)輸出支電路，第x組控制信號(hào)輸出支電路包含與非門nand2和反相器inv3，其中0＜x≤n，與非門nand2的第一輸入端連接第x組選擇控制信號(hào)testx，與非門nand2的第二輸入端連接測(cè)試模式控制信號(hào)test_mode，與非門nand2的輸出端與反相器inv3的輸入端連接，反相器inv3的輸出端產(chǎn)生第x組控制輸出信號(hào)test_outx。
10、一種適用于雙電源軌的測(cè)試模式控制電路的測(cè)試模式控制方法，包含以下步驟：
11、正常工作模式時(shí)，輸入信號(hào)vin、偏置電壓vbias和輸出信號(hào)out的關(guān)系為vbias＞vin＞out，此時(shí)pmos管m1的柵源電壓vgs1為正，pmos管m1截止，nmos管m2、nmos管m3、nmos管m4和nmos管m5的閾值電壓vth2為負(fù)，?nmos管m2、nmos管m3、nmos管m4和nmos管m5的柵源電壓vgs2為0，此時(shí)nmos管m2、nmos管m3、nmos管m4和nmos管m5為一個(gè)等效下拉電流源，因此pmos管m1截止?fàn)顟B(tài)下，輸出信號(hào)out一直被等效下拉電流源拉低，芯片始終保持正常工作模式；
12、進(jìn)入測(cè)試模式時(shí)，重新注入輸入信號(hào)vin使vin＞vbias且vin-vbias＞vthp，vthp為pmos管m1的閾值電壓，此時(shí)pmos管m1的柵源電壓vgs1為負(fù)，pmos管m1導(dǎo)通，此時(shí)輸出信號(hào)out被輸入信號(hào)vin拉高，芯片進(jìn)入測(cè)試模式；
13、輸出信號(hào)out通過(guò)電阻r1和電容c1構(gòu)成的rc濾波電路濾除信號(hào)中的干擾信號(hào)，當(dāng)測(cè)試模式結(jié)束后，通過(guò)fuse或efuse功能將使能控制信號(hào)tst_en拉高，此時(shí)nmos管m6導(dǎo)通，輸出信號(hào)out被拉低，系統(tǒng)退出測(cè)試模式；
14、輸出信號(hào)out經(jīng)過(guò)施密特觸發(fā)器smt1和反相器inv1后，再經(jīng)過(guò)d觸發(fā)器dff1、d觸發(fā)器dff2和d觸發(fā)器dff3組成的三個(gè)2分頻器，輸出信號(hào)out依次被2分頻、4分頻、8分頻和三輸入與非門nand1生成每隔七個(gè)周期的低電平后一個(gè)周期為高的周期性信號(hào)，周期性信號(hào)通過(guò)反相器inv2輸出測(cè)試模式控制信號(hào)test_mode；
15、將測(cè)試模式控制信號(hào)test_mode與第x組選擇控制信號(hào)testx經(jīng)過(guò)與非門nand2和反相器inv3后輸出第x組控制輸出信號(hào)test_outx用于控制第x個(gè)內(nèi)部節(jié)點(diǎn)的測(cè)試功能。
16、本專利技術(shù)與現(xiàn)有技術(shù)相比，具有以下優(yōu)點(diǎn)和效果：本專利技術(shù)提供了一種適用于雙電源軌的測(cè)試模式控制電路及其控制方法，電路結(jié)構(gòu)簡(jiǎn)單，僅采用6個(gè)晶體管即可完成測(cè)試模式的功能切換；本專利技術(shù)操作步驟簡(jiǎn)單，只需要輸入信號(hào)vin高于偏置電壓vbias一個(gè)pmos管m1的閾值電壓vthp即可進(jìn)入測(cè)試模式，并且芯片在正常工作模式工作時(shí)，測(cè)試模式控制電路的功耗幾乎為零，并不影響芯片的其他參數(shù)，芯片內(nèi)部節(jié)點(diǎn)的電壓或電流信息可以通過(guò)復(fù)用電路的輸出pin腳輸出，既可以節(jié)約pin腳，又可以方便地測(cè)試電路內(nèi)部節(jié)點(diǎn)信息。
本文檔來(lái)自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：包含測(cè)試模式判斷電路和邏輯分頻輸出電路，測(cè)試模式判斷電路比較輸入信號(hào)VIN和偏置電壓VBIAS的大小并產(chǎn)生輸出信號(hào)OUT，邏輯分頻輸出電路將輸出信號(hào)OUT生成測(cè)試模式控制信號(hào)TEST_MODE。
2.根據(jù)權(quán)利要求1所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：所述測(cè)試模式判斷電路包含PMOS管M1、NMOS管M2、NMOS管M3、NMOS管M4、NMOS管M5、NMOS管M6、電阻R1和電容C1，PMOS管M1的源極連接輸入信號(hào)VIN，PMOS管M1的柵極連接偏置電壓VBIAS，PMOS管M1的漏極與NMOS管M2的漏極和電阻R1的一端連接，NMOS管M2的源極與NMOS管M3的漏極連接，NMOS管M3的源極與NMOS管M4的漏極連接，NMOS管M4的源極與NMOS管M5的漏極連接，NMOS管M5的源極、NMOS管M2的柵極、NMOS管M3的柵極、NMOS管M4的柵極和NMOS管M5的柵極接地，電阻R1的另一端與NMOS管M6的漏極和電容C1的一端連接并產(chǎn)生輸出信號(hào)OUT，NMOS管M6的柵極連接使能控制
3.根據(jù)權(quán)利要求2所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：所述PMOS管M1采用增強(qiáng)型PMOS開關(guān)管，NMOS管M6采用增強(qiáng)型NMOS開關(guān)管。
4.根據(jù)權(quán)利要求2所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：所述NMOS管M2、NMOS管M3、NMOS管M4和NMOS管M5采用耗盡型NMOS管。
5.根據(jù)權(quán)利要求1所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：所述邏輯分頻輸出電路包含施密特觸發(fā)器SMT1、反相器INV1、D觸發(fā)器DFF1、D觸發(fā)器DFF2、D觸發(fā)器DFF3、三輸入與非門NAND1和反相器INV2，施密特觸發(fā)器SMT1的輸入端連接輸出信號(hào)OUT，施密特觸發(fā)器SMT1的輸出端與反相器INV1的輸入端連接，反相器INV1的輸出端與D觸發(fā)器DFF1的CLK端連接，D觸發(fā)器DFF1的端與D觸發(fā)器DFF2的CLK端和D觸發(fā)器DFF1的D端連接，D觸發(fā)器DFF1的Q端與三輸入與非門NAND1的第一輸入端連接，D觸發(fā)器DFF2的端與D觸發(fā)器DFF3的CLK端和D觸發(fā)器DFF2的D端連接，D觸發(fā)器DFF2的Q端與三輸入與非門NAND1的第二輸入端連接，D觸發(fā)器DFF3的端與D觸發(fā)器DFF3的D端連接，D觸發(fā)器DFF3的Q端與三輸入與非門NAND1的第三輸入端連接，D觸發(fā)器DFF1的RST端、D觸發(fā)器DFF2的RST端和D觸發(fā)器DFF3的RST端連接清零信號(hào)RSET，三輸入與非門NAND1的輸出端與反相器INV2的輸入端連接，反相器INV2的輸出端產(chǎn)生測(cè)試模式控制信號(hào)TEST_MODE。
6.根據(jù)權(quán)利要求5所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：所述D觸發(fā)器DFF1、D觸發(fā)器DFF2、D觸發(fā)器DFF3分別構(gòu)成三個(gè)2分頻器。
7.根據(jù)權(quán)利要求1所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：還包含控制信號(hào)輸出電路，控制信號(hào)輸出電路包含n組控制信號(hào)輸出支電路，第x組控制信號(hào)輸出支電路包含與非門NAND2和反相器INV3，其中0＜x≤n，與非門NAND2的第一輸入端連接第x組選擇控制信號(hào)TESTx，與非門NAND2的第二輸入端連接測(cè)試模式控制信號(hào)TEST_MODE，與非門NAND2的輸出端與反相器INV3的輸入端連接，反相器INV3的輸出端產(chǎn)生第x組控制輸出信號(hào)TEST_OUTx。
8.一種權(quán)利要求1-7任一項(xiàng)所述的適用于雙電源軌的測(cè)試模式控制電路的測(cè)試模式控制方法，其特征在于包含以下步驟：
...【技術(shù)特征摘要】
1.一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：包含測(cè)試模式判斷電路和邏輯分頻輸出電路，測(cè)試模式判斷電路比較輸入信號(hào)vin和偏置電壓vbias的大小并產(chǎn)生輸出信號(hào)out，邏輯分頻輸出電路將輸出信號(hào)out生成測(cè)試模式控制信號(hào)test_mode。
2.根據(jù)權(quán)利要求1所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：所述測(cè)試模式判斷電路包含pmos管m1、nmos管m2、nmos管m3、nmos管m4、nmos管m5、nmos管m6、電阻r1和電容c1，pmos管m1的源極連接輸入信號(hào)vin，pmos管m1的柵極連接偏置電壓vbias，pmos管m1的漏極與nmos管m2的漏極和電阻r1的一端連接，nmos管m2的源極與nmos管m3的漏極連接，nmos管m3的源極與nmos管m4的漏極連接，nmos管m4的源極與nmos管m5的漏極連接，nmos管m5的源極、nmos管m2的柵極、nmos管m3的柵極、nmos管m4的柵極和nmos管m5的柵極接地，電阻r1的另一端與nmos管m6的漏極和電容c1的一端連接并產(chǎn)生輸出信號(hào)out，nmos管m6的柵極連接使能控制信號(hào)tst_en，nmos管m6的源極和電容c1的另一端接地。
3.根據(jù)權(quán)利要求2所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：所述pmos管m1采用增強(qiáng)型pmos開關(guān)管，nmos管m6采用增強(qiáng)型nmos開關(guān)管。
4.根據(jù)權(quán)利要求2所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：所述nmos管m2、nmos管m3、nmos管m4和nmos管m5采用耗盡型nmos管。
5.根據(jù)權(quán)利要求1所述的一種適用于雙電源軌的測(cè)試模式控制電路，其特征在于：所述邏輯分頻輸出電路包含施密特觸發(fā)器smt1、反相器inv1、d觸發(fā)器dff1、d觸發(fā)器dff2、d觸發(fā)器dff...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：肖寧，靳瑞英，鞠建宏，
申請(qǐng)(專利權(quán))人：上海帝迪集成電路設(shè)計(jì)有限公司，
類型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。