【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及半導體封裝，具體涉及一種光電芯片的混合封裝結(jié)構(gòu)、方法及其測試方法與系統(tǒng)。
技術(shù)介紹
1、隨著大數(shù)據(jù)、人工智能、遠程醫(yī)療、物聯(lián)網(wǎng)、電子商務、5g通信的不斷發(fā)展，全球數(shù)據(jù)流量爆發(fā)式地增長，更低成本、更可靠、更快及更高密度的電路是集成電路封裝追求的目標。
2、為了滿足互連網(wǎng)流量的需求，數(shù)據(jù)中心節(jié)點帶寬需要達到10tb/s，為了減緩數(shù)據(jù)中心能耗增長的趨勢，必須想辦法降低系統(tǒng)、器件的功耗。在超高數(shù)據(jù)容量的驅(qū)動下，傳統(tǒng)的電芯片制程逐漸接近10nm尺寸，cmos工藝即將遇到物理極限，由于光具有信號衰減小、能耗低、高帶寬以及與cmos兼容的性能，業(yè)界普遍認為硅光芯片有機結(jié)合了成熟微電子和光電子技術(shù)，既可減小芯片尺寸、降低成本與功耗，還可提高可靠性，有望成為“超越摩爾”的高速信息引擎。
3、因此，引入硅光技術(shù)十分必要。但是，傳統(tǒng)的光電芯片混合封裝結(jié)構(gòu)大多是基于2.5d封裝技術(shù)將多個小規(guī)模光芯片與多個電芯片之間進行混合封裝，雖然，通過集成多個小規(guī)模光芯片，并為每個光芯片連接多個電芯片能夠提高計算能力，但受到這種傳統(tǒng)的小規(guī)模光芯片自身結(jié)構(gòu)尺寸的限制，常規(guī)晶圓面積下的掩模板難以將計算陣列規(guī)模做到應用級別。換言之，常規(guī)的混合封裝結(jié)構(gòu)的加工難度較大。
4、此外，為了提升光芯片的應用級別，本申請人提出了一種高維矩陣光芯片，如cn116736933a、cn117234276a，其光子計算單元的尺寸小于100μm。但目前尚沒有針對高維矩陣光芯片與電芯片的混合封裝結(jié)構(gòu)和工藝，并且，2.5d封裝技術(shù)中由于走線過于密集
5、但是，隨著光子芯片、電子芯片的功能集成度越來越高，其上的導電接口越來越密集，且光子芯片上還具有光口等外接結(jié)構(gòu)，這樣導致其對于光、點芯片的封裝工藝提出了極高的要求。換言之，當前光、電芯片的混合封裝難以實現(xiàn)大規(guī)模的批量加工，生產(chǎn)成本非常高。
6、因此，當前亟需一種能夠適用于大規(guī)模批量產(chǎn)生的光電混合封裝技術(shù)。
技術(shù)實現(xiàn)思路
1、本專利技術(shù)的目的在于提供一種光電芯片的混合封裝結(jié)構(gòu)、方法及其測試方法與系統(tǒng)，部分地解決或緩解現(xiàn)有技術(shù)中的上述不足，能夠?qū)⒎庋b結(jié)構(gòu)應用于wafer級別的批量加工工藝。
2、為了解決上述所提到的技術(shù)問題，本專利技術(shù)具體采用以下技術(shù)方案：
3、本專利技術(shù)的第一方面，在于提供一種光電芯片的混合封裝結(jié)構(gòu)，包括
4、第一基板；
5、第一基板的上表面設(shè)置有強化連接層；其中，所述強化連接層包括：
6、硅轉(zhuǎn)接板，所述硅轉(zhuǎn)接板的上表面上設(shè)置有第一連接區(qū)和第二連接區(qū)，且所述第一連接區(qū)和所述第二連接區(qū)分別設(shè)置有多個導電引腳，且所述導電引腳通過設(shè)置于所述硅轉(zhuǎn)接板的第一導電柱引出；所述第一連接區(qū)上設(shè)置有第一強化層，所述第一強化層填充有第一強化材料，且所述第一強化層上對應于多個所述導電引腳設(shè)置有多個第一連接位；所述第二連接區(qū)上設(shè)置有第二強化層，所述第二強化層填充有第二強化材料，且所述第二強化層上對應多個所述導電引腳設(shè)置有多個第二連接位；
7、所述第二強化層的上表面設(shè)置有至少一個一類電子芯片，所述一類電子芯片中的導電接口通過所述第二連接位與所述硅轉(zhuǎn)接板相連通；
8、第三強化層，所述第三強化層至少能夠覆蓋所述第一強化層所暴露的表面區(qū)域、所述第二強化層所暴露的表面區(qū)域以及所述一類電子芯片的側(cè)面，所述第三強化層填充有第三強化材料；且所述第三強化層上對應于所述第一連接位設(shè)置有多個第二導電柱；
9、至少一個光子芯片，所述光子芯片上設(shè)置有多個導電接口，且所述導電接口與所述第二導電柱對應連接。
10、在一些實施例中，還包括：設(shè)置在所述光子芯片的下表面與所述第三強化層的上表面之間的第四強化層，所述第四強化層填充有第四強化材料，且所述第四強化層上設(shè)置有多個第三連接位，所述第三連接位用于連接所述光子芯片的導電接口與所述第二導電柱。
11、在一些實施例中，所述第一強化層的厚度小于100um。
12、在一些實施例中，所述第二強化層的厚度小于100um。
13、在一些實施例中，所述第三強化層的厚度為300~2000um。
14、在一些實施例中，還包括：設(shè)置在所述第一基板的上表面的第二基板；所述第二基板上設(shè)置有至少一個二類電子芯片，所述二類電子芯片的導電接口與所述第二基板的導電引腳對應連接。
15、在一些實施例中，所述一類電子芯片包括以下一種或多種類型：wdac芯片、xadc芯片、xdac芯片、asci芯片、i/o芯片。
16、在一些實施例中，所述二類電子芯片包括以下一種或多種類型：wdac芯片、xadc芯片、xdac芯片。
17、本專利技術(shù)還提供了一種能夠應用于本專利技術(shù)中任意一項實施例所述的光電芯片的混合封裝結(jié)構(gòu)的封裝方法，包括步驟：
18、s101，提供硅晶圓，所述硅晶圓上間隔地劃分有多個硅轉(zhuǎn)接板；
19、s102，在多個所述硅轉(zhuǎn)接板上分別設(shè)置多個第一連接位與多個第二連接位；
20、s103，在所述多個第一連接位的周圍填充第一強化材料以形成第一強化層，在所述多個第二連接位的周圍填充第二強化材料以形成第二強化層；在所述第二強化層的上表面設(shè)置一類電子芯片；
21、s104，在所述第一強化層的上表面設(shè)置第二導電柱；
22、s105，在所述第一強化層、所述第二強化層以及所述一類電子芯片的周圍填充第三強化材料以形成第三強化層，且所述第三強化層包覆所述第二導電柱，并使得所述第二通道的頂端通過所述第三強化層的上表面暴露出來，對應制備得的多個強化連接層；
23、s106，對多個所述強化連接層進行切割，以得到單個所述強化連接層。
24、在一些實施例中，在s106之前，還包括步驟：
25、在所述第三強化層的上表面設(shè)置至少一個光子芯片，所述光子芯片的導電接口與所述第二導電柱相連接。
26、本專利技術(shù)另一方面還提供了一種應用于混合封裝結(jié)構(gòu)的測試方法，包括步驟：
27、s200，提供強化連接層，所述強化連接層包括：硅轉(zhuǎn)接板，所述硅轉(zhuǎn)接板的上表面上設(shè)置有第一連接區(qū)和第二連接區(qū)，且所述第一連接區(qū)和所述第二連接區(qū)分別設(shè)置有多個導電引腳，且所述導電引腳通過設(shè)置于所述硅轉(zhuǎn)接板的第一導電柱引出；所述第一連接區(qū)上設(shè)置有第一強化層，且所述第一強化層上對應于多個所述導電引腳設(shè)置有多個第一連接位；所述第二連接區(qū)上設(shè)置有第二強化層，且所述第二強化層上對應多個所述導電引腳設(shè)置有多個第二連接位；所述第二強化層的上表面設(shè)置有至少一個一類電子芯片，所述一類電子芯片中的本文檔來自技高網(wǎng)...
【技術(shù)保護點】
1.一種光電芯片的混合封裝結(jié)構(gòu)，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的混合封裝結(jié)構(gòu)，其特征在于，還包括：設(shè)置在所述光子芯片（40）的下表面與所述第三強化層（25）的上表面之間的第四強化層（26），所述第四強化層（26）填充有第四強化材料，且所述第四強化層（26）上設(shè)置有多個第三連接位（261），所述第三連接位（261）用于連接所述光子芯片（40）的導電接口與所述第二導電柱（251）。
3.根據(jù)權(quán)利要求1所述的混合封裝結(jié)構(gòu)，其特征在于，所述第一強化層的厚度小于100um；和/或，所述第二強化層的厚度小于100um；和/或，所述第三強化層的厚度為300~2000um。
4.根據(jù)權(quán)利要求1所述的混合封裝結(jié)構(gòu)，其特征在于，還包括：
5.根據(jù)權(quán)利要求4所述的混合封裝結(jié)構(gòu)，其特征在于，所述一類電子芯片包括以下一種或多種類型：wDAC芯片、xADC芯片、xDAC芯片、ASCI芯片、I/O芯片；和/或，所述二類電子芯片包括以下一種或多種類型：wDAC芯片、xADC芯片、xDAC芯片。
6.一種應用于如權(quán)利要求1-5中任意一項所述的
7.根據(jù)權(quán)利要求6所述的封裝方法，其特征在于，在S106之前，還包括步驟：
8.一種應用于混合封裝結(jié)構(gòu)的測試方法，其特征在于，包括步驟：
9.根據(jù)權(quán)利要求8所述的測試方法，其特征在于，包括步驟：
10.一種應用于混合封裝結(jié)構(gòu)的測試系統(tǒng)，其特征在于，所述封裝結(jié)構(gòu)包括：強化連接層（20），所述強化連接層（20）包括硅轉(zhuǎn)接板（21），所述硅轉(zhuǎn)接板（21）的上表面上設(shè)置有第一連接區(qū)和第二連接區(qū)，且所述第一連接區(qū)和所述第二連接區(qū)分別設(shè)置有多個導電引腳，且所述導電引腳通過設(shè)置于所述硅轉(zhuǎn)接板（21）的第一導電柱（211）引出；所述第一連接區(qū)上設(shè)置有第一強化層（22），且所述第一強化層（22）上對應于多個所述導電引腳設(shè)置有多個第一連接位（221）；所述第二連接區(qū)上設(shè)置有第二強化層（23），且所述第二強化層（23）上對應多個所述導電引腳設(shè)置有多個第二連接位（231）；所述第二強化層的上表面設(shè)置有至少一個一類電子芯片（30），所述一類電子芯片中的導電接口通過所述第二連接位（231）與所述硅轉(zhuǎn)接板（21）相連通；第三強化層（25），所述第三強化層至少能夠覆蓋所述第一強化層（22）所暴露的表面區(qū)域、所述第二強化層所暴露的表面區(qū)域以及所述一類電子芯片的側(cè)面，且所述第三強化層上對應于所述第一連接位（221）設(shè)置有多個第二導電柱（251）；對應地，所述系統(tǒng)包括：
...【技術(shù)特征摘要】
1.一種光電芯片的混合封裝結(jié)構(gòu)，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的混合封裝結(jié)構(gòu)，其特征在于，還包括：設(shè)置在所述光子芯片（40）的下表面與所述第三強化層（25）的上表面之間的第四強化層（26），所述第四強化層（26）填充有第四強化材料，且所述第四強化層（26）上設(shè)置有多個第三連接位（261），所述第三連接位（261）用于連接所述光子芯片（40）的導電接口與所述第二導電柱（251）。
3.根據(jù)權(quán)利要求1所述的混合封裝結(jié)構(gòu)，其特征在于，所述第一強化層的厚度小于100um；和/或，所述第二強化層的厚度小于100um；和/或，所述第三強化層的厚度為300~2000um。
4.根據(jù)權(quán)利要求1所述的混合封裝結(jié)構(gòu)，其特征在于，還包括：
5.根據(jù)權(quán)利要求4所述的混合封裝結(jié)構(gòu)，其特征在于，所述一類電子芯片包括以下一種或多種類型：wdac芯片、xadc芯片、xdac芯片、asci芯片、i/o芯片；和/或，所述二類電子芯片包括以下一種或多種類型：wdac芯片、xadc芯片、xdac芯片。
6.一種應用于如權(quán)利要求1-5中任意一項所述的光電芯片的混合封裝結(jié)構(gòu)的封裝方法，其特征在于，包括步驟：
7.根據(jù)權(quán)利要求6所述的封裝方法，其特征在于，在s106之前，...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：彭銀和，江明旸，沈宣江，徐泉軍，程唐盛，
申請(專利權(quán))人：光本位科技上海有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。