【技術實現(xiàn)步驟摘要】
本專利技術涉及半導體，具體地，涉及一種雙向靜電防護半導體器件及其制造方法。
技術介紹
1、esd(electro-static?discharge，靜電放電)是一種客觀存在的自然現(xiàn)象，伴隨著產品的整個周期。esd不易被人體感知，卻會對集成電路產品造成嚴重威脅。在芯片的制造、封裝、測試到應用階段，其外部環(huán)境和內部結構都會積累一定的電荷，會隨時受到靜電的威脅。因此，在芯片設計中需要在各個引腳放置esd防護器件。經常會使用ldmos(laterally-diffused?metal-oxide?semiconductor，橫向擴散金屬氧化物半導體)或scr(siliconcontrolled?rectifier，可控硅)結構作為esd防護器件。
2、scr結構的esd防護器件常常用于保護芯片的普通i/o(輸入/輸出)端口，但傳統(tǒng)可控硅結構通常具有較高的觸發(fā)電壓和較低的維持電壓。較高的觸發(fā)電壓會導致電路提前擊穿，而維持電壓較低時，可能會低于電源電壓或端口工作電壓，這樣可控硅被誤觸發(fā)以后就可能進入閂鎖狀態(tài)導致芯片燒毀。另外，某些芯片的i/o端口能夠傳輸正負對稱的電平信號，對于這類能夠傳輸正負對稱電平信號的端口來講，esd防護器件也需要具備雙向防護的能力。通常會選用版圖對稱的scr結構進行esd防護，這樣的器件在泄放電流時產生的熱量較高，容易損壞esd防護器件，甚至燒毀芯片。因此，目前的scr結構的靜電防護器件的靜電防護能力較差。
技術實現(xiàn)思路
1、鑒于上述問題，本專利技術的目的在
2、根據(jù)本專利技術的一方面，提供一種雙向靜電防護半導體器件，包括：外延層，堆疊在襯底上方；間隔分布的第一p型阱區(qū)、第二p型阱區(qū)和第三p型阱區(qū)，均從所述外延層的表面延伸至內部，與所述襯底隔開；第一n型阱區(qū)，位于所述第一p型阱區(qū)和所述第二p型阱區(qū)之間，且與所述第一p型阱區(qū)相接觸；第二n型阱區(qū)，位于所述第二p型阱區(qū)和所述第三p型阱區(qū)之間，且與所述第二p型阱區(qū)相接觸；第一mos結構，位于所述第一p型阱區(qū)和所述第一n型阱區(qū)之間，包括第一源極區(qū)、第一漏極區(qū)和第一柵極區(qū)；第二mos結構，位于所述第二p型阱區(qū)和所述第二n型阱區(qū)之間，包括第二源極區(qū)、第二漏極區(qū)和第二柵極區(qū)；第一p+注入區(qū)，分布在所述第二p型阱區(qū)內靠近所述第一n型阱區(qū)的一側；以及第二p+注入區(qū)，分布在所述第三p型阱區(qū)內，其中，所述第一p+注入區(qū)、所述第二源極區(qū)和所述第二柵極區(qū)均連接至陽極，所述第二p+注入區(qū)、所述第一源極區(qū)和所述第一柵極區(qū)均連接至陰極。
3、可選地，所述第一源極區(qū)為第一n+注入區(qū)，所述第一漏極區(qū)為第二n+注入區(qū)，所述第一n+注入區(qū)位于所述第一p型阱區(qū)內，所述第二n+注入區(qū)位于所述第一p型阱區(qū)和所述第一n型阱區(qū)之間；所述第二源極區(qū)為第三n+注入區(qū)，所述第二漏極區(qū)為第四n+注入區(qū)，所述第三n+注入區(qū)位于所述第二p型阱區(qū)內，所述第四n+注入區(qū)位于所述第二p型阱區(qū)和所述第二n型阱區(qū)之間。
4、可選地，所述雙向靜電防護半導體器件在接收到正電壓的靜電脈沖時，由所述第一p+注入區(qū)、所述第二p型阱區(qū)、所述第一n型阱區(qū)、所述第一p型阱區(qū)和所述第一源極區(qū)組成的可控硅結構導通以形成從陽極到陰極之間的第一正向電流泄放路徑；所述雙向靜電防護半導體器件在接收到負電壓的靜電脈沖時，由所述第二p+注入區(qū)、所述第三p型阱區(qū)、所述外延層、所述第二n型阱區(qū)、所述第二p型阱區(qū)和所述第二源極區(qū)組成的可控硅結構導通以形成從陰極到陽極之間的第一反向電流泄放路徑。
5、可選地，所述雙向靜電防護半導體器件還包括：埋層，位于所述外延層底部，與所述襯底相接觸，與所述第一n型阱區(qū)和所述第二n型阱區(qū)摻雜類型相同；深n阱區(qū)，位于所述第一n型阱區(qū)和所述第二n型阱區(qū)下方，將所述第一n型阱區(qū)和所述第二n型阱區(qū)與所述埋層相連接，其中，所述第一源極區(qū)、所述第一漏極區(qū)、所述第二源極區(qū)和所述第二漏極區(qū)的摻雜濃度是所有n型摻雜區(qū)域中摻雜濃度最大的，所述埋層的摻雜濃度僅次于所述第一源極區(qū)、所述第一漏極區(qū)、所述第二源極區(qū)和所述第二漏極區(qū)的摻雜濃度。
6、可選地，所述雙向靜電防護半導體器件在接收到正電壓的靜電脈沖時，由所述第一p+注入區(qū)、所述第二p型阱區(qū)、所述埋層、所述第一p型阱區(qū)和所述第一源極區(qū)組成的可控硅結構導通以形成從陽極到陰極之間的第二正向電流泄放路徑；所述雙向靜電防護半導體器件在接收到負電壓的靜電脈沖時，由所述第二p+注入區(qū)、所述第三p型阱區(qū)、所述外延層、所述埋層、所述第二p型阱區(qū)和所述第二源極區(qū)組成的可控硅結構導通以形成從陰極到陽極之間的第二反向電流泄放路徑。
7、可選地，所述雙向靜電防護半導體器件在接收到正電壓的靜電脈沖時，所述第一正向電流泄放路徑先于所述第二正向電流泄放路徑開啟，所述第一正向電流泄放路徑上的電流小于所述第二正向電流泄放路徑上的電流；所述雙向靜電防護半導體器件在接收到負電壓的靜電脈沖時，所述第一反向電流泄放路徑先于所述第二反向電流泄放路徑開啟，所述第一反向電流泄放路徑上的電流小于所述第二反向電流泄放路徑上的電流。
8、可選地，所述第二n型阱區(qū)和所述第三p型阱區(qū)均為環(huán)形區(qū)域，所述第一p型阱區(qū)、所述第一n型阱區(qū)和所述第二p型阱區(qū)均位于所述第二n型阱區(qū)形成的環(huán)形區(qū)域內部，所述第三p型阱區(qū)形成的環(huán)形區(qū)域位于所述第二n型阱區(qū)形成的環(huán)形區(qū)域外部，所述雙向靜電防護半導體器件為單指結構。
9、可選地，所述雙向靜電防護半導體器件還包括：第三p+注入區(qū)，位于所述第一p型阱區(qū)內遠離所述第一n型阱區(qū)的一側；第四p+注入區(qū)，位于環(huán)形區(qū)域的所述第三p型阱區(qū)中靠近所述第一p型阱區(qū)的一側；場氧化層，分布在所述雙向靜電防護半導體器件的各個n+注入區(qū)和各個p+注入區(qū)之間。
10、可選地，所述第一n型阱區(qū)下方的深n阱區(qū)和所述第二n型阱區(qū)下方的深n阱區(qū)相互隔開。
11、可選地，所述雙向靜電防護半導體器件還包括：第五p+注入區(qū)和第五n+注入區(qū)，位于所述第一p型阱區(qū)內部，且位于所述第一mos結構的同一側，所述第五n+注入區(qū)與所述第一漏極區(qū)電連接；第六p+注入區(qū)和第六n+注入區(qū)，位于所述第二p型阱區(qū)內部，且位于所述第二mos結構的同一側，所述第六n+注入區(qū)與所述第二漏極區(qū)電連接。
12、根據(jù)本專利技術的另一方面，提供一種雙向靜電防護半導體器件的制造方法，包括：形成襯底和堆疊在所述襯底上方的外延層；形成從所述外延層的表面向內部延伸且與所述襯底相隔開的間隔分布的第一p型阱區(qū)、第二p型阱區(qū)和第三p型阱區(qū)；在所述第一p型阱區(qū)和所述第二p型阱區(qū)之間形成與所述第一p型阱區(qū)相接觸的第一n型阱區(qū)，在所述第二p型阱區(qū)和所述第三p型阱區(qū)之間形成與所述第二p型阱區(qū)相接觸的第二n型阱區(qū)；形成位于所述第一p型阱區(qū)和所述第一n型阱區(qū)之間的第一mos結構，所述第一mos結構包括第一源極區(qū)、第一漏極區(qū)和第一柵極區(qū)，形成位于所述第二p型阱區(qū)和所述第二n型阱區(qū)之間的第二mos結構，所述第二mos結構包括第二源極區(qū)、第本文檔來自技高網...
【技術保護點】
1.一種雙向靜電防護半導體器件，包括：
2.根據(jù)權利要求1所述的雙向靜電防護半導體器件，其中，
3.根據(jù)權利要求1所述的雙向靜電防護半導體器件，其中，
4.根據(jù)權利要求3所述的雙向靜電防護半導體器件，還包括：
5.根據(jù)權利要求4所述的雙向靜電防護半導體器件，其中，
6.根據(jù)權利要求5所述的雙向靜電防護半導體器件，其中，
7.根據(jù)權利要求1所述的雙向靜電防護半導體器件，其中，所述第二N型阱區(qū)和所述第三P型阱區(qū)均為環(huán)形區(qū)域，所述第一P型阱區(qū)、所述第一N型阱區(qū)和所述第二P型阱區(qū)均位于所述第二N型阱區(qū)形成的環(huán)形區(qū)域內部，所述第三P型阱區(qū)形成的環(huán)形區(qū)域位于所述第二N型阱區(qū)形成的環(huán)形區(qū)域外部，所述雙向靜電防護半導體器件為單指結構。
8.根據(jù)權利要求7所述的雙向靜電防護半導體器件，還包括：
9.根據(jù)權利要求4所述的雙向靜電防護半導體器件，其中，所述第一N型阱區(qū)下方的深N阱區(qū)和所述第二N型阱區(qū)下方的深N阱區(qū)相互隔開。
10.根據(jù)權利要求6所述的雙向靜電防護半導體器件，還包括：
...
【技術特征摘要】
1.一種雙向靜電防護半導體器件，包括：
2.根據(jù)權利要求1所述的雙向靜電防護半導體器件，其中，
3.根據(jù)權利要求1所述的雙向靜電防護半導體器件，其中，
4.根據(jù)權利要求3所述的雙向靜電防護半導體器件，還包括：
5.根據(jù)權利要求4所述的雙向靜電防護半導體器件，其中，
6.根據(jù)權利要求5所述的雙向靜電防護半導體器件，其中，
7.根據(jù)權利要求1所述的雙向靜電防護半導體器件，其中，所述第二n型阱區(qū)和所述第三p型阱區(qū)均為環(huán)形區(qū)域，所述第一p型阱區(qū)、所述第一...
【專利技術屬性】
技術研發(fā)人員：鄧志勤，
申請(專利權)人：杰華特微電子股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。