【技術實現步驟摘要】
本專利技術屬于半導體，尤其涉及一種存儲單元、存儲器件及存儲器件的制造方法。
技術介紹
1、隨著移動消費型電子產品對于小型化、功能集成以及大容量存儲空間要求的進一步提升，元器件的小型化、高密度需求越來越多，如何實現器件更高的存儲密度，是眾多科研人員以及芯片研發工程師的重點研究方向。2t0cdram由于沒有電容管結構，因此相對于1t1cdram而言，更容易實現更高的存儲密度，而備受生產廠商的關注。
2、傳統制程中2t0c的晶體管為豎直結構，為解決短溝道效應，溝道的高度要求設計的較高，但高度的加高會帶來例如晶圓彎曲等問題，以至于造成器件失效等情況，對光刻對準工藝也造成更大的挑戰。
3、并且，隨著半導體行業的發展，對dram的存儲密度要求越來越高，除了直接增加器件堆疊層數來提升存儲密度外，還需要不斷的縮小每一層的高度，但如果不經過相應的結構變化，而直接縮小每一層的高度，必然會帶來短溝道效應，導致漏電增加。
技術實現思路
1、本專利技術實施例提供一種存儲單元，旨在解決如何在2t0c?dram的結構中，在控制溝道高度的同時解決短溝道效應的技術問題。
2、本專利技術實施例是這樣實現的，一種存儲單元，包括：
3、寫晶體管，所述寫晶體管包括第一柵極、環繞所述第一柵極的第一柵介質、環繞所述第一柵介質的第一半導體溝道、第一源漏極和第二源漏極；所述第一源漏極設于所述第一柵極的第一端，并位于所述第一半導體溝道的外側；所述第二源漏極設于所述第一柵極的第二端，并位
4、讀晶體管，所述讀晶體管包括第二柵極、環繞所述第二柵極的第二柵介質、環繞所述第二柵介質的第二半導體溝道、第三源漏極和第四源漏極；所述第二源漏極和所述第二柵極導電連接；所述第三源漏極設于所述第二柵極的第一端，并位于所述第二半導體溝道的外側；所述第四源漏極設于所述第二柵極的第二端，并位于所述第二半導體溝道的外側；
5、其中，所述第一半導體溝道位于所述第一源漏極和所述第二源漏極之間的部分為第一有效半導體溝道；所述第二半導體溝道位于所述第三源漏極和所述第四源漏極之間的部分為第二有效半導體溝道；
6、所述第一有效半導體溝道靠近所述第一源漏極處的部分的溝道外環尺寸與所述第一有效半導體溝道靠近所述第二源漏極處的部分的溝道外環尺寸不同；所述第二有效半導體溝道靠近所述第三源漏極處的部分的溝道外環尺寸與所述第二有效半導體溝道靠近所述第四源漏極處的部分的溝道外環尺寸不同。
7、本專利技術實施例還提供了一種存儲器件，包括：
8、半導體襯底；以及
9、在所述半導體襯底上形成的至少一個根據上述任一項所述的存儲單元。
10、本專利技術還提供了一種存儲器件的制備方法，用于制造根據上述任一項所述的存儲器件，所述制備方法包括以下步驟：
11、提供半導體襯底，在所述半導體襯底上依次沉積第一絕緣層與第一導電材料層，刻蝕所述第一導電材料層形成第一信號線；
12、在所述第一信號線的所在層上依次沉積第一介質層與第二導電材料層，刻蝕所述第二導電材料層形成第二信號線；
13、在所述第二信號線的所在層上依次沉積第二絕緣層與第一硬掩膜層，刻蝕所述第一硬掩膜層、所述第二絕緣層、所述第二信號線及所述第一介質層，形成沿垂直方向延伸至所述第一信號線上表面的第二通孔，所述第二通孔位于所述第一介質層的上表面的部分的孔徑與所述第二通孔位于所述第一介質層的下表面的部分的孔徑不同；
14、去除所述第一硬掩膜層，在所述第二通孔形成讀晶體管；
15、在所述第二絕緣層上沉積第三導電材料層，刻蝕所述第三導電材料層形成接觸導塊，所述接觸導塊的下表面與所述第二柵極導電連接，且所述接觸導塊與所述第二半導體溝道之間絕緣；
16、在所述接觸導塊的所在層上依次沉積第二介質層與第四導電材料層，刻蝕所述第四導電材料層形成第三信號線，所述第三信號線為寫晶體管的位線；
17、在所述第三信號線的所在層上依次沉積第三絕緣層與第二硬掩膜層，刻蝕所述第二硬掩膜層、所述第三絕緣層、所述第三信號線與所述第二介質層，形成沿垂直方向延伸至所述接觸導塊上表面的第一通孔，所述第一通孔位于所述第二介質層的上表面的部分的孔徑與所述第一通孔位于所述第二介質層的下表面的部分的孔徑不同；
18、去除所述第二硬掩膜層，在所述第一通孔內形成寫晶體管；
19、在所述第三絕緣層上沉積第五導電材料層，刻蝕所述第五導電材料層形成與所述第一柵極接觸連接的第四信號線，所述第四信號線為所述寫晶體管的字線。
20、本專利技術實施例的存儲單元中，第一有效半導體溝道與第二有效半導體溝道的兩端的外環尺寸不同，使得第一有效半導體溝道與第二有效半導體溝道的外環壁并非如目前的垂直溝道的外環壁一般與水平面呈完全垂直狀態，而是在形成過程中會在垂直方向上呈現為弧狀，能夠在保證第一有效半導體溝道與第二有效半導體溝道的整體長度的同時，控制第一有效半導體溝道與第二有效半導體溝道的高度，以控制寫晶體管與讀晶體管的整體高度，從而提升存儲單元的存儲密度，并避免直接縮短溝道長度所帶來的短溝道效應，能夠有效地控制漏電，保證存儲單元的性能。
本文檔來自技高網...【技術保護點】
1.一種存儲單元，其特征在于，包括：
2.根據權利要求1所述的存儲單元，其特征在于，所述第一有效半導體溝道的外環尺寸為漸縮變化或漸擴變化。
3.根據權利要求1所述的存儲單元，其特征在于，所述第二有效半導體溝道的外環尺寸為漸縮變化或漸擴變化。
4.根據權利要求1所述的存儲單元，其特征在于，所述寫晶體管位于所述讀晶體管的上方，且所述第一半導體溝道與所述第二半導體溝道的中軸線重合。
5.根據權利要求4所述的存儲單元，其特征在于，所述第一半導體溝道在與其中軸線垂直的平面上的投影與所述第二半導體溝道在與其中軸線垂直的平面上的投影共形。
6.根據權利要求4所述的存儲單元，其特征在于，所述寫晶體管和所述讀晶體管之間設有接觸導塊，所述第二源漏極和所述第二柵極通過所述接觸導塊導電連接，所述接觸導塊的中軸線與所述第一半導體溝道的中軸線和所述第二半導體溝道的中軸線重合；
7.根據權利要求6所述的存儲單元，其特征在于，所述接觸導塊與所述第二源漏極一體成型，且兩者的材質相同。
8.根據權利要求6所述的存儲單元，其特征在于，
9.根據權利要求8所述的存儲單元，其特征在于，所述第二柵極的上表面和所述第二柵介質的上表面齊平，所述第二半導體溝道的上表面低于所述第二柵極的上表面和所述第二柵介質的上表面；
10.根據權利要求9所述的存儲單元，其特征在于，所述環形絕緣層與所述第二柵介質一體成型，且兩者的材質相同。
11.根據權利要求6所述的存儲單元，其特征在于，所述接觸導塊的上表面的尺寸大于或等于所述第一半導體溝道與其接觸的接觸面的尺寸。
12.根據權利要求1所述的存儲單元，其特征在于，所述第一源漏極環繞所述第一柵極的第一端設置，所述第三源漏極環繞所述第二柵極的第一端設置。
13.一種存儲器件，其特征在于，包括：
14.根據權利要求13所述的存儲器件，其特征在于，所述存儲單元的數量為多個，多個所述存儲單元在水平面上形成存儲陣列結構。
15.根據權利要求14所述的存儲器件，其特征在于，所述存儲陣列結構中的多個所述存儲單元在第一方向和第二方向上呈陣列排布，所述第一方向與所述第二方向交叉。
16.根據權利要求15所述的存儲器件，其特征在于，所述第一方向與所述第二方向交叉呈90°。
17.根據權利要求15所述的存儲器件，其特征在于，所述存儲器件還包括：
18.根據權利要求17所述的存儲器件，其特征在于，所述第一信號線與所述第四源漏極一體成型，且兩者的材質相同；
19.一種存儲器件的制備方法，用于制造根據權利要求13至18任一項所述的存儲器件，其特征在于，包括以下步驟：
20.根據權利要求19所述的存儲器件的制造方法，其特征在于，刻蝕所述第二絕緣層與所述第三絕緣層的等離子氣體為CH3F、CH2F2、O2和Ar的混合氣體，等離子源功率為500～1000W，偏置電壓為200～500V；
...【技術特征摘要】
1.一種存儲單元，其特征在于，包括：
2.根據權利要求1所述的存儲單元，其特征在于，所述第一有效半導體溝道的外環尺寸為漸縮變化或漸擴變化。
3.根據權利要求1所述的存儲單元，其特征在于，所述第二有效半導體溝道的外環尺寸為漸縮變化或漸擴變化。
4.根據權利要求1所述的存儲單元，其特征在于，所述寫晶體管位于所述讀晶體管的上方，且所述第一半導體溝道與所述第二半導體溝道的中軸線重合。
5.根據權利要求4所述的存儲單元，其特征在于，所述第一半導體溝道在與其中軸線垂直的平面上的投影與所述第二半導體溝道在與其中軸線垂直的平面上的投影共形。
6.根據權利要求4所述的存儲單元，其特征在于，所述寫晶體管和所述讀晶體管之間設有接觸導塊，所述第二源漏極和所述第二柵極通過所述接觸導塊導電連接，所述接觸導塊的中軸線與所述第一半導體溝道的中軸線和所述第二半導體溝道的中軸線重合；
7.根據權利要求6所述的存儲單元，其特征在于，所述接觸導塊與所述第二源漏極一體成型，且兩者的材質相同。
8.根據權利要求6所述的存儲單元，其特征在于，所述接觸導塊的下表面的尺寸大于所述第二柵介質的外環尺寸。
9.根據權利要求8所述的存儲單元，其特征在于，所述第二柵極的上表面和所述第二柵介質的上表面齊平，所述第二半導體溝道的上表面低于所述第二柵極的上表面和所述第二柵介質的上表面；
10.根據權利要求9所述的存儲單元，其特征在于，所述環形絕緣層與所述第二柵介質一...
【專利技術屬性】
技術研發人員：劉淼，
申請(專利權)人：深圳市昇維旭技術有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。