【技術(shù)實現(xiàn)步驟摘要】
本揭示案是關(guān)于記憶體結(jié)構(gòu)及其操作方法，特別是關(guān)于一種具有優(yōu)化鎖存時脈設(shè)計的記憶體結(jié)構(gòu)及其操作方法。
技術(shù)介紹
1、靜態(tài)隨機存取記憶體(static?random?access?memory，sram)廣泛用于集成電路中。sram單元將數(shù)據(jù)儲存于鎖存器中。sram可被稱作雙/雙端口sram，從而指示sram可為雙端口sram或雙端口sram。
2、在一些設(shè)計中，sram可含有至少六個晶體管，數(shù)據(jù)由響應(yīng)于字元線信號導(dǎo)通的兩個通道柵極晶體管寫入或讀取。歸因于架構(gòu)約束，6t?sram將時脈信號用于讀取操作及寫入操作兩者。時脈信號的上升邊緣用于讀取操作，且時脈信號的下降邊緣用于寫入操作，或反之亦然。
3、然而，偽雙/雙端口6t?sram的效能受在同一時脈循環(huán)中花費較長時間的操作限制。具體而言，此是因為讀取及寫入操作是結(jié)在一起，且時脈循環(huán)時間必須足夠長以適應(yīng)花費較長時間來完成的讀取操作及寫入操作中的一者。在一些應(yīng)用情況下，寫入操作為循環(huán)時間的瓶頸。
技術(shù)實現(xiàn)思路
1、根據(jù)本揭示案的一實施例，提供一種記憶體裝置。記憶體裝置包括記憶體陣列，以及第一鎖存電路至第二鎖存電路。記憶體陣列的讀取操作由內(nèi)部時脈信號的第一邊緣觸發(fā)，且記憶體陣列的寫入操作由內(nèi)部時脈信號的一第二邊緣觸發(fā)。記憶體陣列的讀取操作及寫入操作在內(nèi)部時脈信號的同一時脈循環(huán)內(nèi)執(zhí)行。第一鎖存電路響應(yīng)于輸入信號及第一鎖存時脈信號產(chǎn)生第一輸出信號。第一鎖存時脈信號的第一邊緣基于內(nèi)部時脈信號的第一邊緣產(chǎn)生。第二鎖存電路耦接至
2、根據(jù)本揭示案的一實施例，提供一種記憶體裝置。記憶體裝置包括多個鎖存電路及門控電路。鎖存電路中的每一者用以響應(yīng)于多個鎖存時脈信號中的對應(yīng)鎖存時脈信號鎖存與輸入信號相關(guān)聯(lián)的數(shù)據(jù)。鎖存時脈信號中的多個脈沖在內(nèi)部時脈信號的時脈循環(huán)中部分且連續(xù)地重疊。門控電路耦接至鎖存電路中的第n鎖存電路且用以響應(yīng)于第n鎖存電路的第n輸出信號及門控時脈信號產(chǎn)生門控輸出信號至記憶體陣列以用于記憶體陣列的寫入操作。n為鎖存電路的數(shù)量。記憶體陣列的讀取操作由內(nèi)部時脈信號的第一脈沖觸發(fā)，且記憶體陣列的寫入操作由內(nèi)部時脈信號的第二脈沖觸發(fā)。記憶體陣列的讀取操作及寫入操作在內(nèi)部時脈信號的同一時脈循環(huán)內(nèi)執(zhí)行。
3、根據(jù)本揭示案的一實施例，提供一種記憶體裝置的操作方法，以下操作：由內(nèi)部時脈信號的第一上升邊緣觸發(fā)記憶體陣列的讀取操作；基于內(nèi)部時脈信號的第一上升邊緣產(chǎn)生第一鎖存時脈信號的第一上升邊緣以鎖存第一輸出信號的數(shù)據(jù)；由內(nèi)部時脈信號的第二上升邊緣觸發(fā)記憶體陣列的寫入操作；及基于內(nèi)部時脈信號的第二上升邊緣產(chǎn)生第二鎖存時脈信號的上升邊緣以鎖存第二輸出信號的數(shù)據(jù)用于記憶體陣列的寫入操作，其中第二鎖存時脈信號的上升邊緣是在第一鎖存時脈信號的下降邊緣之前。記憶體陣列的讀取操作及寫入操作在內(nèi)部時脈信號的同一時脈循環(huán)內(nèi)執(zhí)行。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點】
1.一種記憶體裝置，其特征在于，包含：
2.如權(quán)利要求1所述的記憶體裝置，其中該內(nèi)部時脈信號的該第一邊緣及該第二邊緣為多個上升邊緣。
3.如權(quán)利要求1所述的記憶體裝置，其中該門控時脈的一下降邊緣是在該內(nèi)部時脈信號的該第二邊緣之后的一下降邊緣之后，及該第二鎖存時脈信號的一第二邊緣是在該門控時脈的該下降邊緣之后。
4.如權(quán)利要求1所述的記憶體裝置，其中該第一鎖存時脈信號的該第一邊緣與該第二鎖存時脈信號的該第一邊緣之間的一時間差大于該第二鎖存電路的一輸入端與一輸出端之間的一延遲時間。
5.如權(quán)利要求1所述的記憶體裝置，進(jìn)一步包含：
6.如權(quán)利要求1所述的記憶體裝置，其中該第一鎖存電路包含一第一三態(tài)反相器及耦接至該第一三態(tài)反相器的一第一反相器，該第一三態(tài)反相器用以基于該輸入信號產(chǎn)生至該第一反相器的一第一內(nèi)部輸出信號，且該第一反相器用以基于該第一內(nèi)部輸出信號產(chǎn)生該第一輸出信號；
7.一種記憶體裝置，其特征在于，包含：
8.如權(quán)利要求7所述的記憶體裝置，其中所述多個鎖存時脈信號中的一第一鎖存時脈信號中的一脈沖
9.一種記憶體裝置的操作方法，其特征在于，包含以下步驟：
10.如權(quán)利要求9所述的方法，進(jìn)一步包含以下步驟：
...【技術(shù)特征摘要】
1.一種記憶體裝置，其特征在于，包含：
2.如權(quán)利要求1所述的記憶體裝置，其中該內(nèi)部時脈信號的該第一邊緣及該第二邊緣為多個上升邊緣。
3.如權(quán)利要求1所述的記憶體裝置，其中該門控時脈的一下降邊緣是在該內(nèi)部時脈信號的該第二邊緣之后的一下降邊緣之后，及該第二鎖存時脈信號的一第二邊緣是在該門控時脈的該下降邊緣之后。
4.如權(quán)利要求1所述的記憶體裝置，其中該第一鎖存時脈信號的該第一邊緣與該第二鎖存時脈信號的該第一邊緣之間的一時間差大于該第二鎖存電路的一輸入端與一輸出端之間的一延遲時間。
5.如權(quán)利要求1所述的記憶體裝置，進(jìn)一步包含：
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張銘宏，孔路平，謝軍，吳經(jīng)緯，
申請(專利權(quán))人：臺灣積體電路制造股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。