【技術實現步驟摘要】
本專利技術屬集成電路（integrated?circuits，簡稱ic）的靜電放電（electrostaticdischarge，簡稱esd）保護器件設計領域，具體涉及一種esd保護器件，尤指一種高維持電壓的可控硅整流器。
技術介紹
1、esd事件常被認為是電子元件和集成電路損壞的主要原因之一，它是一種由具有不同靜電電位的物體接觸時發生電荷轉移的現象。隨著半導體工藝的不斷進步以及集成電路工藝制程的不斷減小，esd導致的ic故障問題日益嚴重。因此，對芯片的esd保護研究至關重要。
2、在特定的集成電路工藝中，esd保護器件需要滿足一定的esd設計窗口要求，即其安全工作范圍應低于被保護電路的最小擊穿電壓10%左右，且高于電路的工作電壓10%左右。對于具有回滯特性的esd保護器件，觸發電壓和維持電壓必須被限定在特定的設計窗口內，故需要調整esd保護器件的觸發電壓和維持電壓以滿足不同應用場景。設計符合要求并具備高魯棒性的esd保護器件一直是設計中的重點和難點。因此，開發具有可調觸發電壓和維持電壓、強抗閂鎖能力以及高魯棒性的esd保護器件，具有重要意義。
3、在眾多esd保護器件中，scr器件是公認的高魯棒性器件，即該類器件的單位面積效率非常高，其觸發原理通常為pn結雪崩擊穿，當pn結擊穿后，電流急劇增加，產生的電子和空穴分別向陽極和陰極移動，由此在阱區產生電勢差，使得scr中寄生的npn和pnp晶體管的發射結正偏，加之兩個寄生晶體管的集電結皆處于反偏，于是兩個寄生晶體管能相互放大電流形成正反饋；增大的電流使得sc
4、ggscr可用于降低scr的觸發電壓，并提高scr的維持電壓，該器件的結構如圖1所示，器件結構包括：p型硅襯底10，在p型硅襯底上形成相鄰的n型阱區11和p型阱區12；在n型阱區11內形成一個n型重摻雜區13，一個p型重摻雜區14，n型重摻雜區13和p型重摻雜區14之間有sti隔離；在p型阱區12內形成一個n型重摻雜區16和一個p型重摻雜區17，n型重摻雜區16和p型重摻雜區17之間有sti隔離；n型阱區11和p型阱區12結面的表面形成一個n型重摻雜跨接區15，n型重摻雜跨接區15與所述n型阱區11內p型重摻雜區14經sti隔離；n型重摻雜跨接區15與p型阱區12內的n型重摻雜區16之間的表面上方設置一個薄柵氧化層區18，薄柵氧化層區18上方覆蓋一個n型重摻雜多晶硅區19。
5、在該結構中，n型阱區11內的n型重摻雜區13、p型重摻雜區14及n型重摻雜跨接區15與器件的陽極相連；p型阱區12側的n型重摻雜多晶硅區19、n型重摻雜區16及p型重摻雜區17與器件的陰極相連。
6、如圖2所示，此結構利用了一個n型重摻雜跨接區15、薄柵氧化層區18和n型重摻雜多晶硅區19將nmos結構m1引入scr中，由于nmos漏源擊穿電壓相較于n型阱區11和p型阱區12形成的pn結的擊穿電壓低，所以能降低觸發電壓。柵接地nmos觸發后，空穴經p型阱區12和p型重摻雜區17流至陰極，在p型阱區12的阱電阻rpw1上產生壓降，導致由p型阱區12和n型重摻雜區16構成的pn結正向導通，由n型重摻雜跨接區15、p型阱區12和n型重摻雜區16組成的寄生npn晶體管qn2的發射結正偏，集電結反偏，ggnmos路徑因此導通，電流將先通過ggnmos路徑上泄放電荷；當電壓進一步增大時，scr兩端的電壓達到n型阱區11和p型阱區12形成的pn結反向擊穿電壓時，該pn結擊穿，電流急劇增加，產生的電子和空穴分別向陽極和陰極移動，形成的電流流經阱電阻rpw1和rnw1產生電壓降，使得由p型重摻雜區14和n型阱區11形成的pn結以及p型阱區12和n型重摻雜區16形成的pn結正偏，于是由n型阱區11、p型阱區12、n型重摻雜區16組成的寄生npn晶體管qn1與由p型阱區12、n型阱區11、p型重摻雜區14組成的寄生pnp晶體管qp1的發射結正偏、集電結反偏，工作在放大狀態，隨著電壓的增大，兩個寄生晶體管形成正反饋；增大的電流使得scr中pn結附近發生電導調制，將器件的電位鉗在一個較低的電位進行較大的電流泄放，此時電流將從由p型重摻雜區14、n型阱區11、p型阱區12和n型重摻雜區16組成的scr路徑流過。然而，scr中阱區的電導調制由于ggnmos的分流將被抑制，需要施加更大的維持電壓來使scr完成電導調制，故維持電壓得以提高。
7、但是，ggscr對于維持電壓的提高仍然有限，且ggnmos的分流路徑難以調控。因此，本專利技術提出一種能夠進一步提高ggscr的維持電壓的esd保護器件結構，該器件結構通過對陽極結構進行調整，并調節ggnmos的漏區控制分流路徑，改變ggnmos的導通電阻，實現了對scr維持電壓的進一步提高。
技術實現思路
1、本專利技術的目的在于提出一種用于集成電路esd保護的高維持電壓的scr器件，該器件具有高維持電壓、強抗閂鎖能力和高魯棒性等特點，可適用于多種電源域下的集成電路esd保護。本專利技術采用的技術方案為：
2、一種用于集成電路esd保護的高維持電壓的scr器件，該器件可由n個重復單元并排組成，如圖3所示，該器件結構包括：
3、p型硅襯底100，在p型硅襯底上形成相鄰的n型阱區101和p型阱區102；
4、在n型阱區101和p型阱區102中形成n型重摻雜跨接區103，其中n型阱區101中還形成p型重摻雜區104、204、304...n04，p型重摻雜區104、204、304...n04被n型重摻雜跨接區103所環繞，并以sti隔離。?n型阱區101和p型阱區102結面的表面形成sti跨接區107、207、307...n07，sti跨接區107、207、307...n07被n型重摻雜跨接區103所環繞。
5、在p型阱區102內形成一個n型重摻雜區105和一個p型重摻雜區106，n型重摻雜區105和p型重摻雜區106之間有sti隔離；n型重摻雜跨接區103與p型阱區102內的n型重摻雜區106之間的表面上方設置一個薄氧化層區108，薄氧化層區108上方覆蓋一個n型重摻雜多晶硅區109。
6、在該結構中，n型阱區101內的n型重摻雜跨接區103和p型重摻雜區104、204、304...n04與器件的陽極相連，其中n型重摻雜跨接區103處的陽極接觸孔相較于sti跨接區107、207、307...n07，更加遠離n型阱區101與p型阱區102的結面；p型阱區102側的n型重摻雜多晶硅區109、n型重摻雜區105和p型重摻雜區106與器件的陰極相連。
7、如圖3所示，本文檔來自技高網...
【技術保護點】
1.一種用于集成電路ESD保護的高維持電壓的SCR器件，所述器件可以由n個重復的單元組成，對于其中任意一個單元，其特征在于：所述器件結構包括：一個P型硅襯底，在所述P型硅襯底內形成一個N型阱區和一個P型阱區，所述兩阱區相鄰；在所述N型阱區內和P型阱區內形成一個跨接兩個阱區的N型重摻雜跨接區，在所述N型阱區形成一個P型重摻雜區，所述P型重摻雜區被N型重摻雜跨接區所環繞，P型重摻雜區和N型重摻雜跨接區由STI進行隔離。在所述P型阱區內形成一個N型重摻雜區和一個P型重摻雜區，所述的N型重摻雜區和P型重摻雜區依次遠離N型阱區與P型阱區的結面，所述P型阱區中的N型重摻雜區和P型重摻雜區由STI進行隔離；在所述N型重摻雜跨接區與P型阱區內的N型重摻雜區之間的表面上方設置一個薄氧化層區，所述薄氧化層區上覆蓋一個N型重摻雜多晶硅區。?N型阱區和P型阱區的結面處形成STI跨接區，所述STI跨接區被N型重摻雜跨接區所環繞。
2.在該結構中，所述N型阱區內的N型重摻雜跨接區和P型重摻雜區與器件的陽極相連，并且N型重摻雜跨接區處的接觸孔相較于STI跨接區，更加遠離N型阱區與P型阱區的結面；所
...【技術特征摘要】
1.一種用于集成電路esd保護的高維持電壓的scr器件，所述器件可以由n個重復的單元組成，對于其中任意一個單元，其特征在于：所述器件結構包括：一個p型硅襯底，在所述p型硅襯底內形成一個n型阱區和一個p型阱區，所述兩阱區相鄰；在所述n型阱區內和p型阱區內形成一個跨接兩個阱區的n型重摻雜跨接區，在所述n型阱區形成一個p型重摻雜區，所述p型重摻雜區被n型重摻雜跨接區所環繞，p型重摻雜區和n型重摻雜跨接區由sti進行隔離。在所述p型阱區內形成一個n型重摻雜區和一個p型重摻雜區，所述的n型重摻雜區和p型重摻雜區依次遠離n型阱區與p型阱區的結面，...
【專利技術屬性】
技術研發人員：劉繼芝，李云鵬，張文博，鄒杭，羅熙，劉志偉，
申請(專利權)人：電子科技大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。