【技術實現步驟摘要】
本專利技術屬于電源管理集成電路領域，具體涉及一種基于sram陣列的掉電復位電路。
技術介紹
1、fpga(field?programmable?gate?array，現場可編程邏輯門陣列)芯片的電源管理系統中，利用掉電復位電路(brown-out?reset)可以為fpga提供電源跌落的預警信號。一旦發現vcc電源下降到某一閾值(trip?point)時，就使fpga及時復位以免系統失控。主要是確保fpga在掉電后能夠恢復到初始狀態，從而避免因掉電導致的電路狀態不確定或數據丟失等問題。
2、現有的掉電復位電路主要采用比較器結構對電源電壓進行比較，當電源電壓下降到跳變點trip?point時，比較器翻轉，生成復位信號提供給電路。但現有的比較器在對電源電壓進行比較時，需要基準電壓，利用電阻串進行分壓，這需要較大的功耗和面積；且在與電源無關的基準電流的電路中，存在“簡并點”問題，即：對于基準電流生成電路，如果當電源上電時，所有的晶體管均傳輸零電流，由于環路兩邊的分支允許零電流，使得它們可以無期限地保持關斷，這種情況很難被預測。
技術實現思路
1、為了解決現有技術中存在的上述問題，本專利技術提供了一種基于sram陣列的掉電復位電路。本專利技術要解決的技術問題通過以下技術方案實現：
2、本專利技術提供了一種基于sram陣列的掉電復位電路，包括：
3、啟動控制電路、啟動電路、電流基準電路、電流鏡、sram陣列和輸出邏輯電路；所述sram陣列包括多個sram；
4、所述啟動控制電路用于，根據電源電壓vcc生成啟動信號startup；
5、所述啟動電路用于，根據所述啟動信號startup使所述電流基準電路穩定工作以擺脫簡并點；
6、所述電流基準電路用于，在所述啟動電路的影響下，根據電源電壓vcc生成sram的負載電流；
7、所述電流鏡用于，將所述負載電流復制到所述sram陣列中的每個sram；
8、所述sram陣列用于，利用每個sram分別對負載電流和自身鎖存器的鎖存電流進行比較，輸出各自的比較結果；
9、所述輸出邏輯電路用于，根據所有的比較結果輸出復位信號por_n，以控制fpga芯片是否復位。
10、本專利技術的有益效果：
11、本專利技術所提供的方案中，通過引入啟動控制電路和啟動電路，在電源上電時能夠驅使電流基準電路擺脫簡并點，使得電流基準電路穩定工作，且可以在電路正常啟動后關閉啟動電路；采用負載電流與sram陣列中sram鎖存電流比較的方式來改變sram輸出值，進而給出復位信號，省略了基準電壓和用于分壓的電阻串，從而極大地減少了電路面積，在使能關閉電源電壓檢測后作為檢測電源電壓下降的低功耗電路，實現功耗的降低。
本文檔來自技高網...【技術保護點】
1.一種基于SRAM陣列的掉電復位電路，其特征在于，包括：
2.根據權利要求1所述的一種基于SRAM陣列的掉電復位電路，其特征在于，所述啟動控制電路，包括：
3.根據權利要求1所述的一種基于SRAM陣列的掉電復位電路，其特征在于，所述啟動電路，包括：
4.根據權利要求1所述的一種基于SRAM陣列的掉電復位電路，其特征在于，所述電流基準電路，包括：
5.根據權利要求4所述的一種基于SRAM陣列的掉電復位電路，其特征在于，所述電流鏡，包括：
6.根據權利要求5所述的一種基于SRAM陣列的掉電復位電路，其特征在于，所述SRAM陣列，包括：
7.根據權利要求6所述的一種基于SRAM陣列的掉電復位電路，其特征在于，所述輸出邏輯電路，包括：
【技術特征摘要】
1.一種基于sram陣列的掉電復位電路，其特征在于，包括：
2.根據權利要求1所述的一種基于sram陣列的掉電復位電路，其特征在于，所述啟動控制電路，包括：
3.根據權利要求1所述的一種基于sram陣列的掉電復位電路，其特征在于，所述啟動電路，包括：
4.根據權利要求1所述的一種基于sram陣列的掉電復位電路，其特征...
【專利技術屬性】
技術研發人員：葛志斌，賈弘翊，韋嶔，張紅榮，
申請(專利權)人：廈門智多晶科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。