【技術實現步驟摘要】
本專利技術涉及半導體制造，尤其涉及一種半導體結構的形成方法。
技術介紹
1、隨著半導體制作技術的飛速發展，半導體器件為了達到更快的運算速度、更大的數據存儲量以及更多的功能，半導體器件朝向更高的元件密度、更高的集成度方向發展。相應的半導體工藝對刻蝕的要求也越來越高，其中柵極的刻蝕尤為關鍵，柵極的刻蝕質量不僅決定了半導體器件的柵極尺寸，也決定了半導體器件的飽和漏極電流等電學參數。
2、現有技術中半導體器件的形成工藝包括以下步驟，提供襯底；依次形成位于襯底表面的柵介質膜、以及位于柵介質膜表面的柵極膜；在所述柵極膜表面形成硬掩膜材料層；在所述硬掩膜材料層表面形成圖形化的光刻膠層；以所述圖形化的光刻膠層為掩膜，刻蝕所述硬掩膜材料層，在柵極膜表面形成硬掩膜層；去除所述圖形化的光刻膠層；以所述硬掩膜層為掩膜刻蝕所述柵極膜，在所述柵介質膜表面形成柵極。
3、然而，現有技術形成的半導體結構仍存在諸多問題。
技術實現思路
1、本專利技術解決的技術問題是提供一種半導體結構的形成方法，以改善柵極結構和源漏摻雜層的線寬粗糙度。
2、為解決上述問題本專利技術技術方案中提供了一種半導體結構的形成方法，其特征在于，包括：提供襯底，所述襯底包括柵極區、以及位于所述柵極區兩側的源漏區；在所述柵極區上形成初始柵極結構，所述初始柵極結構包括初始柵介質層、以及位于所述初始柵介質層上的初始柵極層；在所述初始柵極結構的側壁形成側墻結構，所述側墻結構包括位于所述初始柵極結構側壁的第一側墻、以及
3、可選的，所述阻擋結構的形成方法包括：在所述源漏區上形成輔助結構；在所述輔助結構的側壁和頂部表面、所述襯底的頂部表面、所述側墻結構的側壁和頂部表面、以及所述初始柵極結構的頂部表面形成阻擋材料層；在所述阻擋材料層上形成犧牲層，所述犧牲層暴露出位于所述輔助結構的頂部表面、以及所述側墻結構和所述初始柵極結構的頂部表面的阻擋材料層；以所述犧牲層為掩膜，回刻蝕去除位于所述輔助結構的頂部表面、以及所述側墻結構和所述初始柵極結構的頂部表面的阻擋材料層，形成所述阻擋結構；在形成所述阻擋結構之后，去除所述犧牲層；在去除所述犧牲層之后去，去除所述輔助結構。
4、可選的，所述犧牲層的形成方法包括：在所述阻擋材料層的表面形成犧牲材料層；回刻蝕所述犧牲材料層形成所述犧牲層。
5、可選的，所述犧牲層的材料包括：有機抗反射涂層材料。
6、可選的，去除所述犧牲層的工藝包括：干法灰化工藝或濕法刻蝕工藝。
7、可選的，所述阻擋材料層的厚度為：5nm～10nm。
8、可選的，所述阻擋材料層的材料與所述輔助結構的材料不同。
9、可選的，所述阻擋材料層的材料包括：si3n4。
10、可選的，所述輔助結構的材料包括：sio2。
11、可選的，所述第一側墻的材料與所述第二側墻的材料不同。
12、可選的，所述第一側墻的材料包括：sibcn、sin、siocn和sio2中的一種或多種。
13、可選的，所述第二側墻的材料包括：sibcn、sin、siocn和sio2中的一種或多種。
14、可選的，所述第一側墻的厚度為：1nm～8nm；所述第二側墻的厚度為：1nm～8nm。
15、可選的，去除所述第一側墻的工藝包括：濕法刻蝕工藝；濕法刻蝕工藝的工藝參數包括：刻蝕溶液包括：hf溶液，其中所述hf溶液中h2o和hf的體積比例為10：1～1000：1。
16、可選的，去除所述第一側墻的工藝包括：干法刻蝕工藝；干法刻蝕工藝的工藝參數包括：蝕刻氣體包括：nf3氣體和nh3氣體；氣體總流量為10sccm～800sccm；刻蝕功率為5w～200w，刻蝕壓力為1torr～20mtorr；刻蝕溫度20℃～50℃。
17、可選的，所述初始柵極層的材料包括：多晶硅或金屬。
18、可選的，所述初始源漏摻雜層的形成工藝包括：外延生長工藝；所述初始源漏摻雜層的材料包括：硅鍺。
19、可選的，在氫氣氣氛下退火處理的工藝參數包括：退火溫度為900℃～1500℃；退火壓力為5torr～30torr；退火時間為2min～30min。
20、可選的，在所述退火處理之后，還包括：去除所述阻擋結構。
21、可選的，去除所述阻擋結構的工藝包括：濕法刻蝕工藝；濕法刻蝕工藝的工藝參數包括：刻蝕溶液包括：h3po4溶液。
22、與現有技術相比，本專利技術的技術方案具有以下優點：
23、本專利技術技術方案的半導體結構的形成方法中，在氫氣氣氛下對所述初始柵極結構和所述初始源漏摻雜層進行退火處理，以使所述初始柵極結構形成柵極結構，所述柵極結構與所述第二側墻接觸，以及所述初始源漏摻雜層形成源漏摻雜層，進而有效的改善所述柵極結構和所述源漏摻雜層的線寬粗糙度。當所述柵極結構的線寬粗糙度改善時，能夠有效改善vt失配及loff高的問題，進而提升器件結構的電學性能；當所述源漏摻雜層的線寬粗糙度改善時，有利于后續在所述源漏摻雜層上形成金屬硅化物，通過金屬硅化物降低接觸電阻，減小rc延時。
本文檔來自技高網...【技術保護點】
1.一種半導體結構的形成方法，其特征在于，包括：
2.如權利要求1所述半導體結構的形成方法，其特征在于，所述阻擋結構的形成方法包括：在所述源漏區上形成輔助結構；在所述輔助結構的側壁和頂部表面、所述襯底的頂部表面、所述側墻結構的側壁和頂部表面、以及所述初始柵極結構的頂部表面形成阻擋材料層；在所述阻擋材料層上形成犧牲層，所述犧牲層暴露出位于所述輔助結構的頂部表面、以及所述側墻結構和所述初始柵極結構的頂部表面的阻擋材料層；以所述犧牲層為掩膜，回刻蝕去除位于所述輔助結構的頂部表面、以及所述側墻結構和所述初始柵極結構的頂部表面的阻擋材料層，形成所述阻擋結構；在形成所述阻擋結構之后，去除所述犧牲層；在去除所述犧牲層之后去，去除所述輔助結構。
3.如權利要求2所述半導體結構的形成方法，其特征在于，所述犧牲層的形成方法包括：在所述阻擋材料層的表面形成犧牲材料層；回刻蝕所述犧牲材料層形成所述犧牲層。
4.如權利要求2所述半導體結構的形成方法，其特征在于，所述犧牲層的材料包括：有機抗反射涂層材料。
5.如權利要求2所述半導體結構的形成方法，其特征在于，
6.如權利要求2所述半導體結構的形成方法，其特征在于，所述阻擋材料層的厚度為：5nm～10nm。
7.如權利要求2所述半導體結構的形成方法，其特征在于，所述阻擋材料層的材料與所述輔助結構的材料不同。
8.如權利要求2所述半導體結構的形成方法，其特征在于，所述阻擋材料層的材料包括：Si3N4。
9.如權利要求2所述半導體結構的形成方法，其特征在于，所述輔助結構的材料包括：SiO2。
10.如權利要求1所述半導體結構的形成方法，其特征在于，所述第一側墻的材料與所述第二側墻的材料不同。
11.如權利要求10所述半導體結構的形成方法，其特征在于，所述第一側墻的材料包括：SiBCN、SiN、SiOCN和SiO2中的一種或多種。
12.如權利要求10所述半導體結構的形成方法，其特征在于，所述第二側墻的材料包括：SiBCN、SiN、SiOCN和SiO2中的一種或多種。
13.如權利要求1所述半導體結構的形成方法，其特征在于，所述第一側墻的厚度為：1nm～8nm；所述第二側墻的厚度為：1nm～8nm。
14.如權利要求1所述半導體結構的形成方法，其特征在于，去除所述第一側墻的工藝包括：濕法刻蝕工藝；濕法刻蝕工藝的工藝參數包括：刻蝕溶液包括：HF溶液，其中所述HF溶液中H2O和HF的體積比例為10：1～1000：1。
15.如權利要求1所述半導體結構的形成方法，其特征在于，去除所述第一側墻的工藝包括：干法刻蝕工藝；干法刻蝕工藝的工藝參數包括：蝕刻氣體包括：NF3氣體和NH3氣體；氣體總流量為10sccm～800sccm；刻蝕功率為5W～200W，刻蝕壓力為1Torr～20mTorr；刻蝕溫度20℃～50℃。
16.如權利要求1所述半導體結構的形成方法，其特征在于，所述初始柵極層的材料包括：多晶硅或金屬。
17.如權利要求1所述半導體結構的形成方法，其特征在于，所述初始源漏摻雜層的形成工藝包括：外延生長工藝；所述初始源漏摻雜層的材料包括：硅鍺。
18.如權利要求1所述半導體結構的形成方法，其特征在于，在氫氣氣氛下退火處理的工藝參數包括：退火溫度為900℃～1500℃；退火壓力為5Torr～30Torr；退火時間為2min～30min。
19.如權利要求1所述半導體結構的形成方法，其特征在于，在所述退火處理之后，還包括：去除所述阻擋結構。
20.如權利要求19所述半導體結構的形成方法，其特征在于，去除所述阻擋結構的工藝包括：濕法刻蝕工藝；濕法刻蝕工藝的工藝參數包括：刻蝕溶液包括：H3PO4溶液。
...【技術特征摘要】
1.一種半導體結構的形成方法，其特征在于，包括：
2.如權利要求1所述半導體結構的形成方法，其特征在于，所述阻擋結構的形成方法包括：在所述源漏區上形成輔助結構；在所述輔助結構的側壁和頂部表面、所述襯底的頂部表面、所述側墻結構的側壁和頂部表面、以及所述初始柵極結構的頂部表面形成阻擋材料層；在所述阻擋材料層上形成犧牲層，所述犧牲層暴露出位于所述輔助結構的頂部表面、以及所述側墻結構和所述初始柵極結構的頂部表面的阻擋材料層；以所述犧牲層為掩膜，回刻蝕去除位于所述輔助結構的頂部表面、以及所述側墻結構和所述初始柵極結構的頂部表面的阻擋材料層，形成所述阻擋結構；在形成所述阻擋結構之后，去除所述犧牲層；在去除所述犧牲層之后去，去除所述輔助結構。
3.如權利要求2所述半導體結構的形成方法，其特征在于，所述犧牲層的形成方法包括：在所述阻擋材料層的表面形成犧牲材料層；回刻蝕所述犧牲材料層形成所述犧牲層。
4.如權利要求2所述半導體結構的形成方法，其特征在于，所述犧牲層的材料包括：有機抗反射涂層材料。
5.如權利要求2所述半導體結構的形成方法，其特征在于，去除所述犧牲層的工藝包括：干法灰化工藝或濕法刻蝕工藝。
6.如權利要求2所述半導體結構的形成方法，其特征在于，所述阻擋材料層的厚度為：5nm～10nm。
7.如權利要求2所述半導體結構的形成方法，其特征在于，所述阻擋材料層的材料與所述輔助結構的材料不同。
8.如權利要求2所述半導體結構的形成方法，其特征在于，所述阻擋材料層的材料包括：si3n4。
9.如權利要求2所述半導體結構的形成方法，其特征在于，所述輔助結構的材料包括：sio2。
10.如權利要求1所述半導體結構的形成方法，其特征在于，所述第一側墻的材料與所述第二側墻的材料不同。
11.如權利要求10所述半導體結構的形成方法，其特征在于，所述...
【專利技術屬性】
技術研發人員：徐瑞，任堃，高大為，
申請(專利權)人：浙江創芯集成電路有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。