【技術實現步驟摘要】
本專利技術涉及掩模與支撐部的連接體及其制造方法。更具體地，涉及一種在半導體晶片上形成像素時使用且能夠精密地形成超高分辨率的掩模圖案的掩模與支撐部的連接體及其制造方法。
技術介紹
1、作為oled制造工藝中形成像素的技術，主要使用fmm(fine?metal?mask，精細金屬掩模)方法，該方法將薄膜形式的金屬掩模(shadow?mask，陰影掩模)緊貼到基板且在所需位置上沉積有機物。
2、現有oled制造工序中在制造掩模薄膜之后，通過將掩模焊接到oled像素沉積框架并使用，但是固定的過程中存在很難對大面積掩模進行對準的問題。此外，在焊接固定到框架的過程中由于掩模膜的厚度過薄且為大面積，因此存在掩模基于荷重下垂或者扭曲的問題。
3、在超高畫質的oled制造工序中，1μm以下細微的對準誤差也會導致像素沉積失敗，因此需要開發能夠防止掩模的下垂或者扭曲等變形并使對準精確的技術等。
4、另外，最近vr(虛擬現實)機器中使用的微顯示器(micro?display)備受關注。為了在vr機器中將圖像呈現在使用者眼前，微顯示器畫面尺寸不僅要明顯小于現有的顯示器，而且要在微小的畫面內實現高畫質。因此，需要制造出一種掩模圖案，其尺寸明顯小于現有超高畫質oled制造工序中使用的掩模，以及在進行像素沉積工序之前需要對掩模進行更細微的對準作業。
技術實現思路
1、技術問題
2、因此，本專利技術是為了解決如上所述的現有技術中的諸多問題而提出的，目的在于提供一種能夠
3、此外，本專利技術的目的在于，提供一種通過使掩模準確地對準從而能夠提高像素沉積的穩定性的掩模與支撐部的連接體及其制造方法。
4、但是，上述技術問題僅為示例性的，本專利技術的范圍并不受限于此。
5、技術方案
6、本專利技術的上述目的通過掩模與支撐部的連接體實現，該連接體在半導體晶片上形成ole像素的工藝中使用，該連接體包括：支撐部，其包括邊緣部和柵格部；掩模，其連接在所述支撐部上且包括形成有掩模圖案的多個單元部；所述掩模的至少一部分布置于所述支撐部中下陷形成的溝槽部中。
7、所述支撐部和所述掩模具有圓形形狀，所述柵格部包括：多個第一柵格部，其沿著第一方向延伸形成且兩端與所述邊緣部連接；以及多個第二柵格部，其沿著不同于所述第一方向的第二方向延伸形成且與所述第一柵格部形成交叉，并且兩端與所述邊緣部連接。
8、所述掩模包括：虛設部，其連接在所述邊緣部上；所述多個單元部，其布置于所述掩模的中心部而非布置于所述虛設部，且包括多個掩模圖案；劃分部，其布置于所述掩模的中心部而非布置于所述虛設部，且布置于所述多個單元部之間，所述劃分部支撐在所述柵格部上。
9、所述虛設部和所述邊緣部可共同使用同一上部面。
10、所述柵格部上可形成有下陷形成的虛設溝槽部。
11、所述掩模的對應所述劃分部的部分可布置于所述虛設溝槽部內，使所述劃分部和所述柵格部至少共同使用同一上部面。
12、所述支撐部由硅晶片形成，所述掩模通過電鑄形成于所述硅晶片上，所述支撐部與所述掩模之間夾設有包含ni和si的連接部或者包含fe、ni和si的連接部。
13、所述連接部與所述掩模之間夾設有輔助連接部，所述輔助連接部包含ni、cu、ti、au、ag、al、sn、in、bi、zn、sb、ge、cd中的至少一種，所述輔助連接部的厚度為0.01μm至0.2μm。
14、所述硅晶片的100面或者111面結晶方向可與所述第一柵格部或者第二柵格部的長度方向不平行。
15、此外，本專利技術的上述目的可通過掩模與支撐部的連接體的制造方法實現，該連接體在半導體晶片形成ole像素的工藝中使用，該方法包括以下步驟：(a)準備支撐部，所述支撐部包括第一面和所述第一面的相反面即第二面且為導電性基板；(b)在所述支撐部的所述第一面下陷形成溝槽部；(c)在所述支撐部的所述第一面通過電鑄方式形成掩模；(d)對所述支撐部和所述掩模進行熱處理；(e)在所述支撐部的所述第二面上對所述支撐部進行蝕刻并形成邊緣部和柵格部，在所述(c)步驟中所述掩模至少形成于所述溝槽部內。
16、所述(b)步驟以圖案化形態形成多個溝槽部，在所述(e)步驟之后，相鄰的溝槽部之間部分作為所述掩模的掩模圖案提供。
17、所述(b)步驟可包括：(b1)在所述支撐部的所述第一面上形成第一絕緣部；(b2)對露出于所述第一絕緣部的之間的所述支撐部進行蝕刻并形成所述溝槽部。
18、所述(c)步驟可對所述掩模進行電鑄，以使所述掩模的上端高于述支撐部的所述第一面的高度且低于所述第一絕緣部的上端的高度。
19、在所述(b)步驟與所述(c)步驟之間進一步包括去除所述第一絕緣部的步驟，所述(c)步驟對所述掩模進行電鑄，以使所述掩模的上端高于所述支撐部的所述第一面的高度。
20、所述(c)步驟可包括：(c1)施加第一電流密度，并在所述溝槽部的下部面和側面的至少一部分上形成包含大于60wt％的ni的第一掩模層；(c2)施加不同于所述第一電流密度的第二電流密度，并在所述第一掩模層上形成包含36wt％至42wt％的ni的feni合金材質的第二掩模層。
21、所述第一掩模層的厚度可為所述第二掩模層厚度的2％至20％。
22、可進一步包括：(c3)施加不同于所述第二電流密度的第一電流密度，并在所述第二掩模層上形成包含大于60wt％的ni的第三掩模層，所述第三掩模層的厚度為所述第二掩模層厚度的2％至20％。
23、在所述(d)步驟的熱處理之后，所述支撐部與所述掩模之間可通過夾設包含ni和si的連接部或者包含fe、ni和si的連接部進行連接，所述(d)步驟的熱處理在100℃至800℃中執行。
24、所述連接部可形成于所述溝槽部的下部面和側面的至少一部分以及所述掩模之間。
25、所述(b)步驟在形成有所述柵格部的區域所對應的述支撐部上進一步形成下陷形成的虛設溝槽部，所述(c)步驟中所述掩模至少形成于所述溝槽部及所述虛設溝槽部內。
26、有益效果
27、根據如上所述構成的本專利技術，具有能夠實現微顯示器(micro?display)的超高畫質像素的效果。
28、此外，本專利技術具有通過使掩模準確對準來提高像素沉積的穩定性的效果。
29、此外，本專利技術具有掩模的所有部分保持均勻的壓力水平的效果。
30、當然，本專利技術的范圍不受上述效果的限制。
本文檔來自技高網...【技術保護點】
1.一種掩模與支撐部的連接體，該連接體在半導體晶片上形成OLED像素的工藝中使用，包括：
2.如權利要求1所述的掩模與支撐部的連接體，其中，所述支撐部和所述掩模具有圓形形狀，
3.如權利要求2所述的掩模與支撐部的連接體，其中，所述掩模包括：
4.如權利要求3所述的掩模與支撐部的連接體，其中，所述虛設部和所述邊緣部共同使用同一上部面。
5.如權利要求3所述的掩模與支撐部的連接體，其中，所述柵格部上形成有下陷形成的虛設溝槽部。
6.如權利要求5所述的掩模與支撐部的連接體，其中，所述掩模對應所述劃分部的部分布置于所述虛設溝槽部內，使所述劃分部和所述柵格部至少共同使用同一上部面。
7.如權利要求2所述的掩模與支撐部的連接體，其中，所述支撐部由硅晶片形成，所述掩模通過電鑄形成于所述硅晶片上，所述支撐部與所述掩模之間夾設有包含Ni和Si的連接部或者包含Fe、Ni和Si的連接部。
8.如權利要求7所述的掩模與支撐部的連接體，其中，所述連接部與所述掩模之間夾設有輔助連接部，所述輔助連接部包含Ni、Cu、Ti、Au
9.如權利要求7所述的掩模與支撐部的連接體，其中，所述硅晶片的100面或者111面結晶方向與所述第一柵格部或者第二柵格部的長度方向不平行。
10.一種掩模與支撐部的連接體的制造方法，該連接體在半導體晶片上形成OLED像素的工藝中使用，該方法包括以下步驟：
11.如權利要求10所述的掩模與支撐部的連接體的制造方法，其中，所述(b)步驟以圖案化形態形成多個溝槽部，在所述(e)步驟之后，相鄰的溝槽部之間部分作為所述掩模的掩模圖案提供。
12.如權利要求11所述的掩模與支撐部的連接體的制造方法，其中，所述(b)步驟包括：
13.如權利要求12所述的掩模與支撐部的連接體的制造方法，其中，所述(c)步驟對所述掩模進行電鑄，以使所述掩模的上端高于述支撐部的所述第一面的高度且低于所述第一絕緣部的上端的高度。
14.如權利要求12所述的掩模與支撐部的連接體的制造方法，其中，在所述(b)步驟與所述(c)步驟之間進一步包括去除所述第一絕緣部的步驟，
15.如權利要求10所述的掩模與支撐部的連接體的制造方法，其中，所述(c)步驟包括：
16.如權利要求15所述的掩模與支撐部的連接體的制造方法，其中，所述第一掩模層的厚度為所述第二掩模層厚度的2％至20％。
17.如權利要求15所述的掩模與支撐部的連接體的制造方法，其中，進一步包括：
18.如權利要求10所述的掩模與支撐部的連接體的制造方法，其中，在所述(d)步驟的熱處理之后，所述支撐部與所述掩模之間通過夾設包含Ni和Si的連接部或者包含Fe、Ni和Si的連接部進行連接，
19.如權利要求18所述的掩模與支撐部的連接體的制造方法，其中，所述連接部形成于所述溝槽部的下部面和側面的至少一部分以及所述掩模之間。
20.如權利要求10所述的掩模與支撐部的連接體的制造方法，其中，所述(b)步驟在形成有所述柵格部的區域所對應的所述支撐部上進一步形成下陷形成的虛設溝槽部，
...【技術特征摘要】
1.一種掩模與支撐部的連接體，該連接體在半導體晶片上形成oled像素的工藝中使用，包括：
2.如權利要求1所述的掩模與支撐部的連接體，其中，所述支撐部和所述掩模具有圓形形狀，
3.如權利要求2所述的掩模與支撐部的連接體，其中，所述掩模包括：
4.如權利要求3所述的掩模與支撐部的連接體，其中，所述虛設部和所述邊緣部共同使用同一上部面。
5.如權利要求3所述的掩模與支撐部的連接體，其中，所述柵格部上形成有下陷形成的虛設溝槽部。
6.如權利要求5所述的掩模與支撐部的連接體，其中，所述掩模對應所述劃分部的部分布置于所述虛設溝槽部內，使所述劃分部和所述柵格部至少共同使用同一上部面。
7.如權利要求2所述的掩模與支撐部的連接體，其中，所述支撐部由硅晶片形成，所述掩模通過電鑄形成于所述硅晶片上，所述支撐部與所述掩模之間夾設有包含ni和si的連接部或者包含fe、ni和si的連接部。
8.如權利要求7所述的掩模與支撐部的連接體，其中，所述連接部與所述掩模之間夾設有輔助連接部，所述輔助連接部包含ni、cu、ti、au、ag、al、sn、in、bi、zn、sb、ge、cd中的至少一種，所述輔助連接部的厚度為0.01μm至0.2μm。
9.如權利要求7所述的掩模與支撐部的連接體，其中，所述硅晶片的100面或者111面結晶方向與所述第一柵格部或者第二柵格部的長度方向不平行。
10.一種掩模與支撐部的連接體的制造方法，該連接體在半導體晶片上形成oled像素的工藝中使用，該方法包括以下步驟：
11.如權利要求10所述的掩...
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。