【技術實現步驟摘要】
本技術涉及硅光子裝置及其制造方法。
技術介紹
1、serdes裝置中所涉及的高速度數據通信的發展進一步要求更短裸片到裸片互連路徑，例如使用垂直集成技術來組裝不同集成電路。舉例來說，用于高速度數據通信的光學引擎可通過硅光子學技術來構建，所述硅光子學技術需要對電子集成電路(eic)與光子集成電路(pic)進行堆疊。硅光子學的3d堆疊提供包含經增強裝置密度、經改進性能及更短互連長度的一系列優勢，這可導致更低功率消耗及延遲。隨著技術節點繼續推進到7nm或更小，一些現有組裝流程可能會經歷各種技術挑戰及限制。因此，用于將eic組裝到pic的經改進方法是所期望的并且是本申請的主題。
技術實現思路
1、在一個方面中，本公開提供一種集成電路，其包括：第一襯底，其包括第一側及第二側；電路，其安置在所述第一側上；第一介電層，其位于所述電路上，所述第一介電層包括第一表面；第二介電層，其位于所述第二側上，所述第二介電層包括第二表面；第一金屬層，其嵌入于所述第一介電層中，所述第一金屬層耦合到所述電路；第二金屬層，其位于所述第一表面上，所述第二金屬層耦合到所述第一金屬層；第一觸點，其耦合到所述第二金屬層；通孔，其包括第一端及第二端，所述第一端耦合到所述第一金屬層，并且第二端位于所述第二表面上并耦合到所述第二介電層；第二襯底，其包括第三側、第四側及溝槽，所述溝槽包括側壁及底部；第三介電層，其位于所述第三側上，所述第三介電層包括第三表面；第三金屬層，其位于所述第三介電層上；第二觸點，其耦合到所述第三金屬層并位于所述
2、在另一方面中，本公開提供一種用于處理集成電路的方法，所述方法包括：提供包括第一側及第二側的第一襯底；在所述第一側上形成電路；形成上覆于所述電路及所述第一側上的第一介電層，所述第一介電層包括第一表面；形成嵌入于所述第一介電層中的第一金屬層，所述第一金屬層耦合到所述電路；在所述第一表面上形成第二金屬層，所述第二金屬層耦合到所述第一金屬層；在所述第一表面上形成耦合到第二金屬層的第一觸點；形成包括導電材料的通孔，所述通孔包括第一端及第二端，所述第一端耦合到所述第一金屬層，所述第二端位于深入所述第一襯底中的第一深度處；處理所述第二側以使所述第二端與第一背側上的第二介電層的第二表面位于同一水平高度處；提供包括第三側及第四側的第二襯底；在所述第三側上形成第三金屬層；在所述第三金屬層及所述第三側上形成第三介電層，所述第三介電層包括第三表面；形成耦合到所述第三金屬層的第二觸點，所述第二觸點與所述第三表面處于同一水平高度處；將所述第三表面耦合到所述第二表面以將所述第二襯底接合到所述第一襯底；形成從所述第四側深入所述第二襯底中的具有位于第二深度處的底部的溝槽，所述底部是所述第三金屬層；形成上覆于所述溝槽的側壁以及所述第四側上的第一聚酰亞胺層；在所述溝槽的所述側壁及所述第四側上形成上覆于所述第一聚酰亞胺層上的第四金屬層，所述第四金屬層耦合到位于所述溝槽的所述底部處的所述第三金屬層；在所述第四金屬層上形成第二聚酰亞胺層以填充所述溝槽；及在所述第四側上的所述第二聚酰亞胺層上形成耦合到所述第四金屬層的第三觸點。
3、在另一方面中，本公開提供一種用于將電子集成電路堆疊到光子集成電路的方法，所述方法包括：提供包括第一側及第二側的第一襯底，所述第一側包括耦合到第一介電層中的第一金屬層的電子電路、耦合到與所述第一介電層的第一表面位于同一水平高度處的第二金屬層的第一觸點，以及包括耦合到所述第一金屬層及所述第二金屬層兩者的導電材料的通孔，所述通孔包括位于第一金屬層處的第一端以及位于深入所述第一襯底中的第一深度處的第二端，所述第二側包括第二介電層，所述第二介電層包括與所述通孔的所述第二端位于同一水平高度處的第二表面；提供包括第三側及第四側的第二襯底，所述第三側包括耦合到所述第三側上的第三介電層中的第三金屬層的第二觸點，所述第二觸點位于所述第三介電層的第三表面處；將所述第二襯底耦合到所述第一襯底，使得所述第二觸點耦合到所述通孔的所述第二端中的所述導電材料；形成從所述第四側深入所述第二襯底中的溝槽，所述溝槽包括位于第二深度處的底部，所述底部是所述第三金屬層；形成上覆于所述第四側以及所述溝槽的側壁上的第四金屬層，以耦合到所述溝槽的所述底部處的所述第三金屬層；以及形成耦合到所述第四金屬層的第三觸點，所述第三觸點經配置以耦合到所述第三襯底上的光子集成電路的電觸點。
本文檔來自技高網...【技術保護點】
1.一種集成電路，其包括：
2.根據權利要求1所述的集成電路，其中所述第一觸點包括金屬凸塊，所述金屬凸塊經配置以耦合到印刷電路板上的電觸點。
3.根據權利要求1所述的集成電路，其中所述第一襯底包括具有10um到12um范圍中的第一厚度的硅晶片。
4.根據權利要求1所述的集成電路，其中所述第二襯底包括具有75um或更大的第二厚度的硅晶片。
5.根據權利要求1所述的集成電路，其中所述第二觸點包括金屬墊。
6.根據權利要求5所述的集成電路，其包括由所述第二介電層與所述第三介電層之間的介電接合以及所述金屬墊與所述通孔的所述第二端之間的金屬接合形成的雙襯底堆疊。
7.根據權利要求1所述的集成電路，其中所述第三觸點包括具有焊料帽的金屬柱，所述金屬柱經配置以耦合到第三襯底上的光子集成電路的電觸點。
8.一種用于處理集成電路的方法，所述方法包括：
9.根據權利要求8所述的方法，其中所述第一觸點包括金屬凸塊，所述方法進一步包括將所述金屬凸塊耦合到印刷電路板上的電觸點，所述金屬凸塊包括銅、鎳及/或銀材料。
10.根據權利要求8所述的方法，其中處理所述第二側包括：
11.根據權利要求10所述的方法，其進一步包括：
12.根據權利要求11所述的方法，其進一步包括通過干式拋光將所述第二襯底從所述第四側減薄。
13.根據權利要求8所述的方法，其中所述將所述第三表面耦合到所述第二表面包括：
14.根據權利要求10所述的方法，其進一步包括通過激光將所述載體襯底從所述第一硅襯底的所述第一側剝離以使所述第一觸點位于所述第一表面上，所述第一觸點經配置以耦合到印刷電路板上的電觸點。
15.根據權利要求8所述的方法，其中所述形成從所述第四側深入所述第二襯底中的所述溝槽包括：
16.根據權利要求8所述的方法，其中所述第三觸點包括銅柱，所述銅柱經配置以耦合到光子集成電路上的電觸點。
17.一種用于將電子集成電路堆疊到光子集成電路的方法，所述方法包括：
18.根據權利要求17所述的方法，其進一步包括將所述第一表面耦合到載體襯底，并且將所述第一襯底從所述第二側向下減薄，以將所述第一襯底的第一厚度減小到不小于所述通孔的所述第一深度。
19.根據權利要求17所述的方法，其中將所述第二襯底耦合到所述第一襯底包括：通過在第一溫度下按壓所述第三表面以與所述第二表面接觸，在所述第三介電層與所述第二介電層之間形成介電接合；通過在第二溫度下進行退火，在所述第二觸點到所述通孔的所述第二端中的所述導電材料之間形成金屬接合，所述第二溫度高于所述第一溫度；以及將所述第二襯底從所述第四側減薄，以將所述第二襯底的第二厚度減小到不小于所述第二深度。
20.根據權利要求17所述的方法，其包括：在所述第四側以及所述溝槽的所述側壁上形成第一聚酰亞胺層；形成上覆于所述第一聚酰亞胺層上的所述第四金屬層，并且耦合到所述溝槽的所處底部處的第三金屬層；以及形成上覆于所述第四金屬層上的第二聚酰亞胺層。
...【技術特征摘要】
1.一種集成電路，其包括：
2.根據權利要求1所述的集成電路，其中所述第一觸點包括金屬凸塊，所述金屬凸塊經配置以耦合到印刷電路板上的電觸點。
3.根據權利要求1所述的集成電路，其中所述第一襯底包括具有10um到12um范圍中的第一厚度的硅晶片。
4.根據權利要求1所述的集成電路，其中所述第二襯底包括具有75um或更大的第二厚度的硅晶片。
5.根據權利要求1所述的集成電路，其中所述第二觸點包括金屬墊。
6.根據權利要求5所述的集成電路，其包括由所述第二介電層與所述第三介電層之間的介電接合以及所述金屬墊與所述通孔的所述第二端之間的金屬接合形成的雙襯底堆疊。
7.根據權利要求1所述的集成電路，其中所述第三觸點包括具有焊料帽的金屬柱，所述金屬柱經配置以耦合到第三襯底上的光子集成電路的電觸點。
8.一種用于處理集成電路的方法，所述方法包括：
9.根據權利要求8所述的方法，其中所述第一觸點包括金屬凸塊，所述方法進一步包括將所述金屬凸塊耦合到印刷電路板上的電觸點，所述金屬凸塊包括銅、鎳及/或銀材料。
10.根據權利要求8所述的方法，其中處理所述第二側包括：
11.根據權利要求10所述的方法，其進一步包括：
12.根據權利要求11所述的方法，其進一步包括通過干式拋光將所述第二襯底從所述第四側減薄。
13.根據權利要求8所述的方法，其中所述將所述第三表面耦合到所述第二表面包括：
1...
【專利技術屬性】
技術研發人員：S·卡納安，N·馬爾加利特，V·拉古拉曼，V·拉古納塔恩，
申請(專利權)人：安華高科技股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。