System.ArgumentOutOfRangeException: 索引和長(zhǎng)度必須引用該字符串內(nèi)的位置。 參數(shù)名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專(zhuān)利技術(shù)涉及半導(dǎo)體領(lǐng)域,尤其涉及一種半導(dǎo)體測(cè)試結(jié)構(gòu)及其測(cè)試方法。
技術(shù)介紹
1、隨著工藝節(jié)點(diǎn)降低,晶體管(mos)漏電逐漸增加。其中,靜態(tài)隨機(jī)存儲(chǔ)器(sram)在工藝開(kāi)發(fā)階段主要存在三類(lèi)漏電:金屬擴(kuò)散(如金屬鎢(w)、金屬硅化物(nisi)等),有源區(qū)位錯(cuò)(aa?dislocation),結(jié)構(gòu)結(jié)構(gòu)(ct)過(guò)刻蝕導(dǎo)致淺溝道隔離(sti)結(jié)構(gòu)的隔離效果惡化等。如圖1所示,在65nm及其以下工藝節(jié)點(diǎn),sram?pmos版圖存在共享接觸結(jié)構(gòu)(sct)11,通過(guò)所述共享接觸結(jié)構(gòu)11分別連接?xùn)艠O多晶硅(poly)12和漏極有源區(qū)(aa)13。如圖2所示,在工藝過(guò)程中,由于柵極多晶硅22到有源區(qū)23對(duì)準(zhǔn)精度(overlay)的問(wèn)題,使得在x方向上,所述有源區(qū)23和所述柵極多晶硅22間存在一定空隙24。如圖3所示,所述有源區(qū)33與所述柵極多晶硅32之間的空隙34可能會(huì)導(dǎo)致所述共享接觸結(jié)構(gòu)31過(guò)刻蝕,部分所述共享接觸結(jié)構(gòu)31落在淺溝道隔離結(jié)構(gòu)35內(nèi),所述共享接觸結(jié)構(gòu)31的金屬鎢(w)擴(kuò)散使得漏電風(fēng)險(xiǎn)增加。
2、因此,如何監(jiān)控對(duì)準(zhǔn)精度工藝窗口,避免共享接觸結(jié)構(gòu)過(guò)刻蝕導(dǎo)致漏電風(fēng)險(xiǎn)增加,是目前需要解決的問(wèn)題。
技術(shù)實(shí)現(xiàn)思路
1、本專(zhuān)利技術(shù)所要解決的技術(shù)問(wèn)題是如何監(jiān)控對(duì)準(zhǔn)精度工藝窗口,避免共享接觸結(jié)構(gòu)過(guò)刻蝕導(dǎo)致漏電風(fēng)險(xiǎn)增加,提供一種半導(dǎo)體測(cè)試結(jié)構(gòu)及其測(cè)試方法。
2、為了解決上述問(wèn)題,本專(zhuān)利技術(shù)提供了一種半導(dǎo)體測(cè)試結(jié)構(gòu),包括多個(gè)測(cè)試單元,每一所述測(cè)試單元包括襯底以及形成于所述襯底上的
3、為了解決上述問(wèn)題,本專(zhuān)利技術(shù)提供了一種半導(dǎo)體測(cè)試方法,包括如下步驟:提供一半導(dǎo)體測(cè)試結(jié)構(gòu),所述半導(dǎo)體測(cè)試結(jié)構(gòu)采用本專(zhuān)利技術(shù)所述的半導(dǎo)體測(cè)試結(jié)構(gòu);分別對(duì)所述半導(dǎo)體測(cè)試結(jié)構(gòu)中的每一所述測(cè)試單元中第一晶體管及第二晶體管分別進(jìn)行電性測(cè)試獲取電性測(cè)試參數(shù);統(tǒng)計(jì)電性測(cè)試參數(shù)滿(mǎn)足工藝需求的所述測(cè)試單元對(duì)應(yīng)的所述第一間距,以獲得所述第一間距的工藝窗口參數(shù)。
4、上述技術(shù)方案通過(guò)模擬靜態(tài)隨機(jī)存儲(chǔ)器的版圖結(jié)構(gòu),設(shè)計(jì)測(cè)試單元包括第一組晶體管與第二組晶體管,晶體管中連接至共享接觸結(jié)構(gòu)的有源區(qū)與柵極之間具有第一間距,并設(shè)計(jì)多個(gè)所述測(cè)試單元的第一間距逐漸增大,通過(guò)對(duì)測(cè)試單元中的第一晶體管及第二晶體管分別進(jìn)行電性測(cè)試,以獲取第一間距的工藝窗口參數(shù)。
5、應(yīng)當(dāng)理解的是,以上的一般描述和后文的細(xì)節(jié)描述僅是示例性和解釋性的,并不能限制本專(zhuān)利技術(shù)。對(duì)于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳細(xì)討論,但在適當(dāng)情況下,所述技術(shù)、方法和設(shè)備應(yīng)當(dāng)被視為授權(quán)說(shuō)明書(shū)的一部分。
本文檔來(lái)自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,包括多個(gè)測(cè)試單元,每一所述測(cè)試單元包括襯底以及形成于所述襯底上的第一組晶體管與第二組晶體管,所述襯底內(nèi)包括沿第一方向并列排布的第一區(qū)域及第二區(qū)域;
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,其中一所述測(cè)試單元的第一間距取基準(zhǔn)值,其它所述測(cè)試單元的第一間距取所述基準(zhǔn)值的偏移值。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,所述基準(zhǔn)值的取值為a?nm;所述基準(zhǔn)值的偏移值的取值范圍為[a-5nm,a+5nm]。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,所述第一間距的取值包括正值和負(fù)值。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,所述第一晶體管為第一PMOS,所述第一有源區(qū)為第一PMOS有源區(qū);所述第二晶體管為第二PMOS,所述第二有源區(qū)為第二PMOS有源區(qū)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,所述測(cè)試單元還包括:
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,所述測(cè)試單元還包括:
10.一種半導(dǎo)體測(cè)試方法,其特征在于,包括如下步驟:
11.根據(jù)權(quán)利要求10所述的方法,其特征在于,所述方法還包括如下步驟:若同一所述測(cè)試單元中的所述第一晶體管的電性測(cè)試參數(shù)與所述第二晶體管的電性測(cè)試參數(shù)的差值小于一預(yù)設(shè)閾值,則判定所述電性測(cè)試參數(shù)有效。
12.根據(jù)權(quán)利要求10所述的方法,其特征在于,所述方法進(jìn)一步包括:對(duì)電性測(cè)試參數(shù)滿(mǎn)足工藝需求的所有所述測(cè)試單元對(duì)應(yīng)的所述第一間距排序,根據(jù)所述第一間距的最小值和最大值確認(rèn)工藝窗口參數(shù)范圍。
13.根據(jù)權(quán)利要求10所述的方法,其特征在于,所述電性測(cè)試包括對(duì)所述測(cè)試單元中的第一共享接觸結(jié)構(gòu)及第二共享接觸結(jié)構(gòu)進(jìn)行漏電測(cè)試。
...【技術(shù)特征摘要】
1.一種半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,包括多個(gè)測(cè)試單元,每一所述測(cè)試單元包括襯底以及形成于所述襯底上的第一組晶體管與第二組晶體管,所述襯底內(nèi)包括沿第一方向并列排布的第一區(qū)域及第二區(qū)域;
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,其中一所述測(cè)試單元的第一間距取基準(zhǔn)值,其它所述測(cè)試單元的第一間距取所述基準(zhǔn)值的偏移值。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,所述基準(zhǔn)值的取值為a?nm;所述基準(zhǔn)值的偏移值的取值范圍為[a-5nm,a+5nm]。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,所述第一間距的取值包括正值和負(fù)值。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,所述第一晶體管為第一pmos,所述第一有源區(qū)為第一pmos有源區(qū);所述第二晶體管為第二pmos,所述第二有源區(qū)為第二pmos有源區(qū)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu),其特征在于,所述測(cè)試單元還包括:
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體測(cè)試結(jié)構(gòu)...
【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員:谷東光,
申請(qǐng)(專(zhuān)利權(quán))人:上海積塔半導(dǎo)體有限公司,
類(lèi)型:發(fā)明
國(guó)別省市:
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。