一種雙向低容低鉗位電壓抑制保護器件制造技術

本申請?zhí)峁┝艘环N雙向低容低鉗位電壓抑制保護器件，本申請通過在深溝槽中填充多摻雜晶硅形成隔離區(qū)以解決PNPN，PNP，NPN結構漏電問題，從而可獲得更低觸發(fā)電壓，低鉗位電壓，小電容，低漏電的瞬態(tài)電壓抑制保護器件。

【技術實現(xiàn)步驟摘要】

本申請實施例屬于半導體，具體涉及一種雙向低容低鉗位電壓抑制保護器件。

技術介紹

1、隨著電子產品信號傳輸速率不斷增加，后端ic器件工藝制程越來越先進，電子產品對esd(靜電釋放)和eos(電氣過應力)的承受能力越來越弱，這就需要增加瞬態(tài)電壓抑制保護器件(tvs)對電子產品后端ic進行防護，同時對tvs器件提出更高的要求，需要更低的鉗位電壓、更小的電容，現(xiàn)有的tvs器件為了實現(xiàn)雙向低容低鉗位電壓的pnpn，pnp，npn結構，會存在漏電問題，導致產品無法正常使用。

技術實現(xiàn)思路

1、本申請實施例的目的以解決或緩解上述現(xiàn)有技術中存在的技術問題，本專利技術提供了一種新的結構以解決現(xiàn)有技術中tvs器件為了實現(xiàn)雙向低容低鉗位電壓的pnpn，pnp，npn結構，會存在漏電的問題。

2、本申請實施例提供了一種雙向低容低鉗位電壓抑制保護器件，包括第一注入?yún)^(qū)、第二注入?yún)^(qū)；

3、所述第一注入?yún)^(qū)和第二注入?yún)^(qū)的摻雜類型相同，且均為第一摻雜類型，所述第一注入?yún)^(qū)和第二注入?yún)^(qū)設置在外延層中，所述外延層設置在襯底上，所述襯底與外延層的摻雜類型相同，且均為第二摻雜類型；

4、所述第一注入?yún)^(qū)和第二注入?yún)^(qū)側面均設置有深溝槽，所述深溝槽中填充有摻雜多晶硅，所述摻雜多晶硅為第二摻雜類型，所述深溝槽底部延申至襯底中；或，

5、所述第一注入?yún)^(qū)和第二注入?yún)^(qū)的摻雜類型相同，且均為第一摻雜類型，所述第一注入?yún)^(qū)和第二注入?yún)^(qū)設置在外延層中，所述外延層設置在襯底上，所述襯底與外延層的摻雜類型相同，且均為第二摻雜類型；所述第一注入?yún)^(qū)和第二注入?yún)^(qū)側面均設置有第三注入?yún)^(qū)，所述第三注入?yún)^(qū)底部延申至襯底中；或，

6、所述第一注入?yún)^(qū)和第二注入?yún)^(qū)的摻雜類型相同，且均為第一摻雜類型，所述第一注入?yún)^(qū)和第二注入?yún)^(qū)直接設置在襯底中，所述襯底為第二摻雜類型；所述第一注入?yún)^(qū)和第二注入?yún)^(qū)側面均設置有深溝槽，所述深溝槽中填充有摻雜多晶硅，所述摻雜多晶硅為第二摻雜類型，所述深溝槽底部延申至襯底中，所述襯底中沿水平方向設置有第四注入?yún)^(qū)，所述第四注入?yún)^(qū)與所述深溝槽相接。

7、作為本申請一優(yōu)選實施例，所述襯底的摻雜濃度大于外延層。

8、作為本申請一優(yōu)選實施例，還包括：第五注入?yún)^(qū)和第六注入?yún)^(qū)；

9、所述第五注入?yún)^(qū)與第一注入?yún)^(qū)相鄰，所述第六注入?yún)^(qū)和第二注入?yún)^(qū)相鄰，所述第五注入?yún)^(qū)設置在第一阱區(qū)中，所述第六注入?yún)^(qū)設置在第二阱區(qū)中；所述第五注入?yún)^(qū)和第六注入?yún)^(qū)為第二摻雜類型，所述第一阱區(qū)和第二阱區(qū)為第一摻雜類型；或，

10、所述第一注入?yún)^(qū)和第五注入?yún)^(qū)均設置在第一阱區(qū)中，所述第二注入?yún)^(qū)和第六注入?yún)^(qū)均設置在第二阱區(qū)中，所述第五注入?yún)^(qū)和第六注入?yún)^(qū)為第二摻雜類型，所述第一阱區(qū)和第二阱區(qū)為第一摻雜類型。

11、作為本申請一優(yōu)選實施例，還包括：第七注入?yún)^(qū)和第八注入?yún)^(qū)；

12、所述第七注入?yún)^(qū)設置在第五注入?yún)^(qū)遠離第一注入?yún)^(qū)一側，所述第八注入?yún)^(qū)設置在第六注入?yún)^(qū)遠離第二注入?yún)^(qū)一側，所述第七注入?yún)^(qū)和第八注入?yún)^(qū)為第一摻雜類型；所述第一注入?yún)^(qū)、第五注入?yún)^(qū)和第七注入?yún)^(qū)均設置在第一阱區(qū)中，所述第二注入?yún)^(qū)、第六注入?yún)^(qū)和第八注入?yún)^(qū)均設置在第二阱區(qū)中；或，

13、所述第七注入?yún)^(qū)設置在第一注入?yún)^(qū)遠離第五注入?yún)^(qū)一側，所述第八注入?yún)^(qū)設置在第二注入?yún)^(qū)遠離第六注入?yún)^(qū)一側，所述第七注入?yún)^(qū)和第八注入?yún)^(qū)為第二摻雜類型；所述第一注入?yún)^(qū)、第五注入?yún)^(qū)和第七注入?yún)^(qū)均設置在第一阱區(qū)中，所述第二注入?yún)^(qū)、第六注入?yún)^(qū)和第八注入?yún)^(qū)均設置在第二阱區(qū)中。

14、作為本申請一優(yōu)選實施例，所述第一摻雜類型為n型，所述第二摻雜類型為p型；或，所述第一摻雜類型為p型，所述第二摻雜類型為n型。

15、與現(xiàn)有技術相比，本申請實施例提供了一種雙向低容低鉗位電壓抑制保護器件，本申請通過在深溝槽中填充摻雜多晶硅形成隔離區(qū)解決pnpn，pnp，npn結構漏電問題，從而可獲得更低觸發(fā)電壓，低鉗位電壓，小電容，低漏點的瞬態(tài)電壓抑制保護器件。

本文檔來自技高網(wǎng)...

【技術保護點】

1.一種雙向低容低鉗位電壓抑制保護器件，其特征在于，包括第一注入?yún)^(qū)、第二注入?yún)^(qū)；

2.如權利要求1所述的一種雙向低容低鉗位電壓抑制保護器件，其特征在于，所述襯底的摻雜濃度大于外延層。

3.如權利要求1所述的一種雙向低容低鉗位電壓抑制保護器件，其特征在于，還包括：第五注入?yún)^(qū)和第六注入?yún)^(qū)；

4.如權利要求3所述的一種雙向低容低鉗位電壓抑制保護器件，其特征在于，還包括：第七注入?yún)^(qū)和第八注入?yún)^(qū)；

5.如權利要求1所述的一種雙向低容低鉗位電壓抑制保護器件，其特征在于，所述第一摻雜類型為N型，所述第二摻雜類型為P型；或，所述第一摻雜類型為P型，所述第二摻雜類型為N型。

【技術特征摘要】

1.一種雙向低容低鉗位電壓抑制保護器件，其特征在于，包括第一注入?yún)^(qū)、第二注入?yún)^(qū)；

2.如權利要求1所述的一種雙向低容低鉗位電壓抑制保護器件，其特征在于，所述襯底的摻雜濃度大于外延層。

3.如權利要求1所述的一種雙向低容低鉗位電壓抑制保護器件，其特征在于，還包括：第五注入?yún)^(qū)和第六注入...

【專利技術屬性】
技術研發(fā)人員：李登輝，許成宗，劉凱哲，
申請(專利權)人：上海韋爾半導體股份有限公司，
類型：新型
國別省市：