【技術(shù)實現(xiàn)步驟摘要】
本申請屬于航空1553b總線協(xié)議器，尤其涉及一種基于fpga的1553b總線協(xié)議器通信裝置及其控制方法。
技術(shù)介紹
1、mil-std-1553b（以下簡稱1553b）總線標準作為航空電子總線標準，它一經(jīng)使用便獲得廣泛認同。盡管1553b總線已發(fā)展應(yīng)用多年，但由于其集中控制簡單、實時響應(yīng)、容錯可靠等優(yōu)勢，在航空、航天、艦船等高可靠通信領(lǐng)域仍占有重要地位。由于1553b總線的核心技術(shù)長期由歐美公司所壟斷，因此自主研發(fā)1553b總線的協(xié)議芯片及產(chǎn)品具有重要的戰(zhàn)略意義。隨著技術(shù)的不斷進步和應(yīng)用場景的拓展，越來越多的用戶開始考慮使用國產(chǎn)化的1553b芯片替代ddc公司的產(chǎn)品，如bu61580、bu65170等。
2、因此，降低國產(chǎn)化裝置的成本，減少供應(yīng)鏈依賴，增強自主研發(fā)能力，提升國產(chǎn)化裝置的適應(yīng)性和靈活性，從而提升整體行業(yè)的自主可控性和市場競爭力極為重要。
技術(shù)實現(xiàn)思路
1、本申請公開了一種基于fpga的1553b總線協(xié)議器通信裝置及其控制方法，能夠通過一塊fpga芯片實現(xiàn)1553b總線協(xié)議棧，集成cpu控制接口模塊降低不同組件間的互操作性問題，減少開發(fā)和測試的復(fù)雜性，提升裝置的適應(yīng)性和靈活性，降低整體開發(fā)成本以及對進口設(shè)備的依賴。
2、本申請的其他目的和優(yōu)點可以從本申請所揭露的技術(shù)特征中得到進一步的了解。
3、為達上述之一或部分或全部目的或其他目的，本申請?zhí)峁┝艘环N基于fpga的1553b總線協(xié)議器通信裝置，所述裝置包括：處理器、fpga芯片和接口電
4、在一種實現(xiàn)方式中，所述cpu控制接口模塊的控制邏輯采用寄存器映射，在初始化階段，所述cpu控制接口模塊用于將寄存器和狀態(tài)機復(fù)位到初始狀態(tài)，并通過寄存器映射將內(nèi)部寄存器地址映射到所述處理器的地址空間，通過配置寄存器信息決定1553b總線的工作模式。
5、在一種實現(xiàn)方式中，所述cpu控制接口模塊用于控制所述fpga核心模塊的輸入和輸出，所述cpu控制接口模塊用于清理狀態(tài)寄存器和錯誤寄存器，并判斷本地總線狀態(tài)是否為空閑，若是，則發(fā)送數(shù)據(jù)請求，若否，則重試；所述cpu控制接口模塊還用于在進入本地總線仲裁邏輯時，自動觸發(fā)發(fā)送仲裁請求信號，并等待本地總線控制權(quán)，若獲得本地總線控制權(quán)，則進行數(shù)據(jù)傳輸；所述cpu控制接口模塊還用于發(fā)送寫操作數(shù)據(jù)、接收讀操作數(shù)據(jù)，并判斷本地總線的應(yīng)答狀態(tài)，若收到應(yīng)答，則繼續(xù)數(shù)據(jù)傳輸，若未收到應(yīng)答，則記錄錯誤；所述cpu控制接口模塊還用于在數(shù)據(jù)傳輸完成時，發(fā)送傳輸完成信號并更新狀態(tài)寄存器。
6、在一種實現(xiàn)方式中，所述cpu控制接口模塊還用于進行錯誤識別和處理；所述cpu控制接口模塊用于判斷錯誤類型，并根據(jù)所述錯誤類型進入相應(yīng)的錯誤處理流程；所述cpu控制接口模塊還用于記錄錯誤信息，進行重試或相應(yīng)的錯誤處理通知。
7、在一種實現(xiàn)方式中，所述fpga核心模塊通過所述cpu控制接口模塊訪問內(nèi)部寄存器，并對命令數(shù)據(jù)、命令塊內(nèi)存空間進行讀寫操作，以維護命令塊空間。
8、在一種實現(xiàn)方式中，所述命令塊空間包括8個字的連續(xù)的存儲器位置，所述8個字的連續(xù)的存儲器位置包括一個控制字、兩個命令字、一個數(shù)據(jù)指針、兩個狀態(tài)字、一個分支地址和一個定時器。
9、在一種實現(xiàn)方式中，所述fpga核心模塊通過所述cpu控制接口模塊操作指定寄存器，實現(xiàn)總線控制器和遠程終端間的相互通信；若所述總線控制器向某一遠程終端發(fā)出一個消息時，所述遠程終端在設(shè)定響應(yīng)時間內(nèi)會發(fā)回一個狀態(tài)字；若消息傳輸有誤，所述遠程終端會拒絕發(fā)回狀態(tài)字。
10、在一種實現(xiàn)方式中，所述cpu控制接口模塊具有中斷處理能力，若1553b總線內(nèi)核向所述cpu控制接口模塊發(fā)送中斷信號，所述cpu控制接口模塊通過中斷控制寄存器來管理中斷的使能、清除以及優(yōu)先級。
11、在一種實現(xiàn)方式中，所述fpga核心模塊包括時序控制模塊和協(xié)議實現(xiàn)模塊，所述時序控制模塊用于控制信號時序符合1553b總線協(xié)議，所述時序控制模塊使用fpga時鐘管理和同步模塊對1553b總線協(xié)議進行測試和驗證，以使1553b總線上的數(shù)據(jù)傳輸符合1553b總線協(xié)議的規(guī)范；所述協(xié)議實現(xiàn)模塊根據(jù)1553b標準的命令格式生成命令字以及解析接收到的命令字，以處理1553b總線的命令和應(yīng)答。
12、在一種實現(xiàn)方式中，所述fpga核心模塊還包括數(shù)據(jù)處理模塊和錯誤檢測模塊；所述數(shù)據(jù)處理模塊通過所述cpu控制接口模塊進行數(shù)據(jù)傳輸和數(shù)據(jù)轉(zhuǎn)發(fā)，所述數(shù)據(jù)處理模塊用于對數(shù)據(jù)進行存儲和解析，并使用fifo緩沖區(qū)處理數(shù)據(jù)流；所述錯誤檢測模塊用于檢測數(shù)據(jù)完整性、命令字、數(shù)據(jù)字和狀態(tài)字的奇偶校驗，并利用循環(huán)冗余校驗算法進行錯誤糾錯和檢測遠程終端地址配置是否錯誤。
13、本申請另一技術(shù)方案提供了一種基于fpga的1553b總線協(xié)議器通信裝置的控制方法，所述控制方法適用于上述任一項的基于fpga的1553b總線協(xié)議器通信裝置，所述控制方法包括：在初始化階段，對cpu控制接口模塊進行時序啟動，讀取fpga芯片內(nèi)部的寄存器信息，根據(jù)寄存器信息將1553b總線的工作模式設(shè)置為總線控制器、遠程終端或者總線監(jiān)視器中的一種；初始化完成后，通過cpu控制接口模塊訪問寄存器進行讀寫操作，以實現(xiàn)總線控制，所述總線控制包括時序控制、維護命令塊空間、通過寄存器映射指示命令塊操作。
14、在一種實現(xiàn)方式中，所述控制方法還包括：在初始化階段，將寄存器和狀態(tài)機復(fù)位到初始狀態(tài)，配置寄存器映射信息，設(shè)置1553b總線的工作模式，并清理狀態(tài)寄存器和錯誤寄存器；判斷本地總線是否空閑，若是，發(fā)送數(shù)據(jù)請求，并將請求轉(zhuǎn)換為1553b標準的命令格式；判斷總線是否進入本地總線仲裁邏輯，若是，自動觸發(fā)發(fā)送仲裁請求信號，并等待本地總線控制權(quán)，在獲得本地總線控制權(quán)時，進行數(shù)據(jù)傳輸；啟動數(shù)據(jù)傳輸，發(fā)送命令并等待應(yīng)答，判斷本地總線的應(yīng)答狀態(tài)，若收到應(yīng)答，則繼續(xù)進行數(shù)據(jù)傳輸并進行數(shù)據(jù)驗證，若未收到應(yīng)答，則記錄錯誤；若數(shù)據(jù)傳輸結(jié)束，發(fā)送傳輸完成信號并更新狀態(tài)寄存器。
15、上述基于fpga的1553b總線協(xié)議器通信裝置及其控制方法，通過一塊fpga芯片實現(xiàn)1553b總線協(xié)議棧，集成cpu控制接口模塊降低不同組件間的互操作性問題，減少開發(fā)和測試的復(fù)雜性，提升裝置的適應(yīng)性和靈活性，降低整體開發(fā)成本以及對進口設(shè)備的依賴。
16、為讓本申請的上述和其他目的、特征和優(yōu)點能更本文檔來自技高網(wǎng)...
【技術(shù)保護點】
1.一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征在于，所述裝置包括：處理器、FPGA芯片和接口電路，所述FPGA芯片包括CPU控制接口模塊、FPGA核心模塊，所述FPGA芯片通過所述CPU控制接口模塊和所述處理器進行通訊，所述FPGA芯片通過所述接口電路與1553B總線進行物理連接；
2.根據(jù)權(quán)利要求1所述的一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征在于，所述CPU控制接口模塊的控制邏輯采用寄存器映射，在初始化階段，所述CPU控制接口模塊用于將寄存器和狀態(tài)機復(fù)位到初始狀態(tài)，并通過寄存器映射將內(nèi)部寄存器地址映射到所述處理器的地址空間，通過配置寄存器信息決定1553B總線的工作模式。
3.根據(jù)權(quán)利要求2所述的一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征在于，所述CPU控制接口模塊用于控制所述FPGA核心模塊的輸入和輸出，所述CPU控制接口模塊用于清理狀態(tài)寄存器和錯誤寄存器，并判斷本地總線狀態(tài)是否為空閑，若是，則發(fā)送數(shù)據(jù)請求，若否，則重試；
4.根據(jù)權(quán)利要求1所述的一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征
5.根據(jù)權(quán)利要求1所述的一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征在于，所述FPGA核心模塊通過所述CPU控制接口模塊訪問內(nèi)部寄存器，并對命令數(shù)據(jù)、命令塊內(nèi)存空間進行讀寫操作，以維護命令塊空間。
6.根據(jù)權(quán)利要求5所述的一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征在于，所述命令塊空間包括8個字的連續(xù)的存儲器位置，所述8個字的連續(xù)的存儲器位置包括一個控制字、兩個命令字、一個數(shù)據(jù)指針、兩個狀態(tài)字、一個分支地址和一個定時器。
7.根據(jù)權(quán)利要求1所述的一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征在于，所述FPGA核心模塊通過所述CPU控制接口模塊操作指定寄存器，實現(xiàn)總線控制器和遠程終端間的相互通信；
8.根據(jù)權(quán)利要求1所述的一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征在于，所述CPU控制接口模塊具有中斷處理能力，若1553B總線內(nèi)核向所述CPU控制接口模塊發(fā)送中斷信號，所述CPU控制接口模塊通過中斷控制寄存器來管理中斷的使能、清除以及優(yōu)先級。
9.根據(jù)權(quán)利要求1所述的一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征在于，所述FPGA核心模塊包括時序控制模塊和協(xié)議實現(xiàn)模塊，所述時序控制模塊用于控制信號時序符合1553B總線協(xié)議，所述時序控制模塊使用FPGA時鐘管理和同步模塊對1553B總線協(xié)議進行測試和驗證，以使1553B總線上的數(shù)據(jù)傳輸符合1553B總線協(xié)議的規(guī)范；
10.根據(jù)權(quán)利要求9所述的一種基于FPGA的1553B總線協(xié)議器通信裝置，其特征在于，所述FPGA核心模塊還包括數(shù)據(jù)處理模塊和錯誤檢測模塊；
11.一種基于FPGA的1553B總線協(xié)議器通信裝置的控制方法，其特征在于，所述控制方法適用于上述權(quán)利要求1-10任一項的基于FPGA的1553B總線協(xié)議器通信裝置，所述控制方法包括：
12.根據(jù)權(quán)利要求11所述的一種基于FPGA的1553B總線協(xié)議器通信裝置的控制方法，其特征在于，所述控制方法還包括：
...【技術(shù)特征摘要】
1.一種基于fpga的1553b總線協(xié)議器通信裝置，其特征在于，所述裝置包括：處理器、fpga芯片和接口電路，所述fpga芯片包括cpu控制接口模塊、fpga核心模塊，所述fpga芯片通過所述cpu控制接口模塊和所述處理器進行通訊，所述fpga芯片通過所述接口電路與1553b總線進行物理連接；
2.根據(jù)權(quán)利要求1所述的一種基于fpga的1553b總線協(xié)議器通信裝置，其特征在于，所述cpu控制接口模塊的控制邏輯采用寄存器映射，在初始化階段，所述cpu控制接口模塊用于將寄存器和狀態(tài)機復(fù)位到初始狀態(tài)，并通過寄存器映射將內(nèi)部寄存器地址映射到所述處理器的地址空間，通過配置寄存器信息決定1553b總線的工作模式。
3.根據(jù)權(quán)利要求2所述的一種基于fpga的1553b總線協(xié)議器通信裝置，其特征在于，所述cpu控制接口模塊用于控制所述fpga核心模塊的輸入和輸出，所述cpu控制接口模塊用于清理狀態(tài)寄存器和錯誤寄存器，并判斷本地總線狀態(tài)是否為空閑，若是，則發(fā)送數(shù)據(jù)請求，若否，則重試；
4.根據(jù)權(quán)利要求1所述的一種基于fpga的1553b總線協(xié)議器通信裝置，其特征在于，所述cpu控制接口模塊還用于進行錯誤識別和處理；所述cpu控制接口模塊用于判斷錯誤類型，并根據(jù)所述錯誤類型進入相應(yīng)的錯誤處理流程；所述cpu控制接口模塊還用于記錄錯誤信息，進行重試或相應(yīng)的錯誤處理通知。
5.根據(jù)權(quán)利要求1所述的一種基于fpga的1553b總線協(xié)議器通信裝置，其特征在于，所述fpga核心模塊通過所述cpu控制接口模塊訪問內(nèi)部寄存器，并對命令數(shù)據(jù)、命令塊內(nèi)存空間進行讀寫操作，以維護命令塊空間。
6.根據(jù)權(quán)利要求5所述的一種基于fpga的1553...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：段玉龍，李興政，徐成華，魏育成，
申請(專利權(quán))人：中科億海微電子科技成都有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。