【技術實現步驟摘要】
本專利技術屬于數模混合電路設計，具體涉及一種基于分塊lms校準型高精度多級pipelined_sar?adc。
技術介紹
1、pipelined_sar?adc由于兼具了pipelined?adc和sar?adc的優點，近年來廣受關注。它將量化數據的過程分成若干段并行工作，可以有效地平衡精度和速度的性能要求，每一級采用sar?adc作為子模塊，結構相對簡單，線性度高，可以應用于中速中精度領域。
2、然而，當pipelined_sar?adc的精度超過12位后，電容失配限制了pipelined_saradc線性度。
技術實現思路
1、為了解決現有技術中存在的上述問題，本專利技術提供了一種基于分塊lms校準型高精度多級pipelined_sar?adc。本專利技術要解決的技術問題通過以下技術方案實現：
2、一種基于分塊lms校準型高精度多級pipelined_sar?adc包括：n級流水線連接的adc子電路和dither注入校準算法模塊；
3、其中，第1級adc子電路對輸入信號采樣，并根據采樣信號進行多次循環比較調整，從而輸出10位比較結果數字碼至所述dither注入校準算法模塊；第n級adc子電路對上一級adc子電路最后一次調整完成之后的電容上極板電壓信號進行殘差放大，再對殘差放大之后得到的信號進行采樣，根據采樣信號進行多次循環比較調整，從而輸出9位比較結果數字碼至dither注入校準算法模塊；所述dither注入校準算法模塊根據所有比較結果數字碼
4、有益效果：
5、本專利技術提供了一種基于分塊lms校準型高精度多級pipelined_sar?adc包括：第1級adc子電路對輸入信號采樣，并根據采樣信號進行多次循環比較調整，從而輸出10位比較結果數字碼至所述dither注入校準算法模塊；第n級adc子電路對上一級adc子電路最后一次調整完成之后的電容上極板電壓信號進行殘差放大，再對殘差放大之后得到的信號進行采樣，根據采樣信號進行多次循環比較調整，從而輸出9位比較結果數字碼至dither注入校準算法模塊；所述dither注入校準算法模塊根據所有比較結果數字碼，對所有權重進行校準得到校準后的權重。本專利技術選擇將前5位dac拆分成31個dem單位電容，外加一個偽隨機數發生器，產生相應的電容選擇位。而級間縮放電容則放寬了對殘差放大器的倍數要求，由原來的256倍(第1級)、128倍(第2級)，縮小到32倍。本專利技術在校準模式下將采集到的數據分兩次處理，第一次通過dither注入電容引入dither擾動分量，而第二次則不注入dither擾動分量，將兩次處理結果的差值在分塊lms校準算法下迭代修正權重值，經過百萬次修正后，即可得到正確權重。用正確權重進行正常的adc采樣量化，得到線性度比較高的數字碼，因此本專利技術可以提高pipelined_sar?adc線性度。
6、以下將結合附圖及實施例對本專利技術做進一步詳細說明。
本文檔來自技高網...【技術保護點】
1.一種基于分塊LMS校準型高精度多級Pipelined_SAR?ADC，其特征在于，包括：N級流水線連接的ADC子電路和dither注入校準算法模塊；
2.根據權利要求1所述的基于分塊LMS校準型高精度多級Pipelined_SAR?ADC，其特征在于，第1級ADC子電路包括隨機數生成器、DEM模塊、第1級DAC模塊、第1級比較器和第1級SAR邏輯電路；所述隨機數生成器的輸出端連接至所述DEM模塊的輸入，所述DEM模塊的輸出端連接第1級DAC模塊的第一端，所述第1級DAC模塊的第二端接入Vip信號或Vref信號，所述第1級比較器的反相端接地，輸出端連接第1級SAR邏輯電路的輸入端和第2級ADC子電路的輸入端，所述第1級SAR邏輯電路的輸出端連接所述第1級DAC模塊的控制端，用于控制所述第1級DAC模塊第二端接入Vip信號或Vref信號；所述第1級SAR邏輯電路的輸出端還連接至所述dither注入校準算法模塊的輸入端。
3.根據權利要求2所述的基于分塊LMS校準型高精度多級Pipelined_SAR?ADC，其特征在于，
4.根據權利要求3所述
5.根據權利要求1所述的基于分塊LMS校準型高精度多級Pipelined_SAR?ADC，其特征在于，第n級ADC子電路包括第n級殘差放大器、第n級縮放電容、第n級比較器、第n級DAC模塊和第n級SAR邏輯電路；n取值2至N；
6.根據權利要求5所述的基于分塊LMS校準型高精度多級Pipelined_SAR?ADC，其特征在于，
7.根據權利要求5所述的基于分塊LMS校準型高精度多級Pipelined_SAR?ADC，其特征在于，所述第n級DAC模塊包括：9個并聯的電容，9個并聯的電容中從第1個電容的容值20開始容值，以21成比例遞增直至第9個電容的容值為28；
8.根據權利要求1所述的基于分塊LMS校準型高精度多級Pipelined_SAR?ADC，其特征在于，所述dither注入校準算法模塊根據所有比較結果數字碼，對所有權重進行校準得到校準后的權重包括：
9.根據權利要求8所述的基于分塊LMS校準型高精度多級Pipelined_SAR?ADC，其特征在于，所述利用所述誤差函數對權重作多次更新校準，得到更新后的權重包括：
...【技術特征摘要】
1.一種基于分塊lms校準型高精度多級pipelined_sar?adc，其特征在于，包括：n級流水線連接的adc子電路和dither注入校準算法模塊；
2.根據權利要求1所述的基于分塊lms校準型高精度多級pipelined_sar?adc，其特征在于，第1級adc子電路包括隨機數生成器、dem模塊、第1級dac模塊、第1級比較器和第1級sar邏輯電路；所述隨機數生成器的輸出端連接至所述dem模塊的輸入，所述dem模塊的輸出端連接第1級dac模塊的第一端，所述第1級dac模塊的第二端接入vip信號或vref信號，所述第1級比較器的反相端接地，輸出端連接第1級sar邏輯電路的輸入端和第2級adc子電路的輸入端，所述第1級sar邏輯電路的輸出端連接所述第1級dac模塊的控制端，用于控制所述第1級dac模塊第二端接入vip信號或vref信號；所述第1級sar邏輯電路的輸出端還連接至所述dither注入校準算法模塊的輸入端。
3.根據權利要求2所述的基于分塊lms校準型高精度多級pipelined_sar?adc，其特征在于，
4.根據權利要求3所述的基于分塊lms校準型高精度多級pipelined_sar?adc，其...
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。