【技術實現步驟摘要】
本專利技術屬于數字電路領域，具體說是一種數據格式可調的cordic算法電路實現方法。
技術介紹
1、隨著集成電路工藝水平的不斷提升芯片集成度大幅提高，高性能嵌入式微處理器的應用越來越廣泛，對其處理能力的要求也越來越高。同時，越來越多的算法電路應用于當今的芯片中，對其性能的要求又十分嚴格。因此，為了滿足嵌入式微處理器應用需求，必須想法設法研究算法電路的可實現性。
2、在圖像處理、電子羅盤、導航控制系統等應用中，會頻繁使用大量的函數計算，尤其是cordic算法的應用；在計算需求量大的嵌入式系統中，傳統的實現方法方式一般僅支持q1.31數據格式和q1.15數據格式兩種數據格式當中的一種，使用起來選擇性沒有得到充分的發揮，對于不同的數據格式需要不同的模塊或系統，數據格式的支持非常有限，無法支持多種數據的運算。
技術實現思路
1、本專利技術的內容是，提供了一種既支持q1.31數據結構又支持q1.15數據結構的算法電路，應用本專利技術來做算法電路，使得算法電路的配置多元化，用戶的選擇更加多樣化，不在僅限于一種電路結構僅支持一種數據結構的實現方式。
2、本專利技術為實現上述目的所采用的技術方案是：一種數據格式可調的cordic算法電路，包括：
3、數據類型選擇電路，用于根據數據選擇信號data_sel，輸出q1.31數據格式或q1.15數據格式的迭代數組至迭代電路單元；
4、迭代電路單元，用于根據q1.31數據格式或q1.15數據格式的迭代數組，實
5、所述數據類型選擇電路采用選擇器，所述選擇器根據數據1bit數據格式控制位的選擇信號data_sel，選擇32bit的q1.31數據格式的迭代數組、或者16bit的q1.15數據格式的迭代數組至迭代電路單元；
6、32bit的q1.31數據格式的迭代數組用于存儲32bitθn＝tan-1(dn2-n)值，16bit的q1.15數據格式的迭代數組用于存儲16bitθn＝tan-1(dn2-n)值；θn表示算法中的旋轉角度，dn表示算法中旋轉方向，n表示算法中旋轉次數。
7、所述q1.31數據格式或q1.15數據格式的迭代數組表示如下：
8、arctan(2-i),i＝0,1,2,3......15
9、其中，i為迭代次數。
10、所述迭代電路單元，通過硬件描述語言實現，cordic算法中的乘除法運算通過移位操作實現，乘法運算用左移實現，除法運算用右移實現；
11、所述迭代電路單元包括依次連接的多級運算單元，首級運算單元輸入cordic算法中的參數；
12、第i級運算單元，用于接收上一級運算單元的輸出，根據迭代數組中的第i次迭代的迭代數組實現移位操作，再將結果輸出至下一級運算單元；
13、末級運算單元輸出cordic算法的結果。
14、一種數據格式可調的cordic算法電路實現方法，包括以下步驟：
15、數據類型選擇電路，根據數據選擇信號data_sel，輸出q1.31數據格式或q1.15數據格式的迭代數組至迭代電路單元；
16、迭代電路單元，根據q1.31數據格式或q1.15數據格式的迭代數組，實現cordic算法的計算。
17、所述數據選擇信號data_sel為低電平，迭代電路單元進行q1.31數據格式的計算，計算結果為32位；所述數據選擇信號data_sel為高電平，迭代電路單元進行q1.15數據格式的計算，計算結果為16位；
18、在q1.31數據格式中，迭代數組由一個符號位和31個小數位組成，數據范圍為-1(0x80000000)至1-2-31(0x7fffffff)；
19、在q1.15數據格式中，迭代數組由一個符號位和15個小數位組成，數據范圍為-1(0x8000)至1-2-15(0x7fff)。
20、本專利技術具有以下有益效果及優點：
21、1.本專利技術基于cordic算法原理，可經過公式變形，設計出其他三角函數的rtl代碼，將其集成至mcu中，解決絕大多數cpu缺乏對三角函數的硬件支持問題，同時也可解決純軟件實現該算法占用大量cpu資源的問題。可將其應用在計算需求量很大的嵌入式系統當中，具有較高的實用價值。
22、2.本專利技術提供了一種可以選擇數據格式位q1.31還是q1.15的cordic算法電路，提高了使用的選擇性，應用本專利技術來做cordic算法電路，使得算法的實現不在單一，算法的應用不在單一，使得算法實現更加多元化，提高用戶的實用性。
23、3.在計算需求量大的嵌入式系統中，對于不同的數據格式不需要多余的模塊或系統，支持多種數據的運算。
本文檔來自技高網...【技術保護點】
1.一種數據格式可調的cordic算法電路，其特征在于，包括：
2.根據權利要求1所述的一種數據格式可調的cordic算法電路，其特征在于，所述數據類型選擇電路采用選擇器，所述選擇器根據數據1bit數據格式控制位的選擇信號data_sel，選擇32bit的q1.31數據格式的迭代數組、或者16bit的q1.15數據格式的迭代數組至迭代電路單元；
3.根據權利要求2所述的一種數據格式可調的cordic算法電路，其特征在于，所述q1.31數據格式或q1.15數據格式的迭代數組表示如下：
4.根據權利要求1所述的一種數據格式可調的cordic算法電路，其特征在于，所述迭代電路單元，通過硬件描述語言實現，cordic算法中的乘除法運算通過移位操作實現，乘法運算用左移實現，除法運算用右移實現；
5.一種數據格式可調的cordic算法電路實現方法，其特征在于，包括以下步驟：
6.根據權利要求5所述的一種數據格式可調的cordic算法電路實現方法，其特征在于，所述數據選擇信號data_sel為低電平，迭代電路單元進行q1.31數據格式
...【技術特征摘要】
1.一種數據格式可調的cordic算法電路，其特征在于，包括：
2.根據權利要求1所述的一種數據格式可調的cordic算法電路，其特征在于，所述數據類型選擇電路采用選擇器，所述選擇器根據數據1bit數據格式控制位的選擇信號data_sel，選擇32bit的q1.31數據格式的迭代數組、或者16bit的q1.15數據格式的迭代數組至迭代電路單元；
3.根據權利要求2所述的一種數據格式可調的cordic算法電路，其特征在于，所述q1.31數據格式或q1.15數據格式的迭代數組表示如下：
4.根據權利要求1所述的一種數據格式可...
【專利技術屬性】
技術研發人員：閆金，王爽，牛英山，唐虹，金元石，
申請(專利權)人：中國電子科技集團公司第四十七研究所，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。