【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及半導體，尤其是涉及失調(diào)電壓的自校準電路和方法。
技術(shù)介紹
1、目前，現(xiàn)有的失調(diào)電壓消除電路如圖1所示，該電路包括比較器、校正單元和開關(guān)單元。比較器用于根據(jù)使能信號控制輸入共模電壓和比較電壓，通過連接共模電壓進行電壓校正后，連接比較信號進行信號比較輸出；校正單元用于連接比較器的兩個輸出端outp和outn，并根據(jù)使能信號將比較器的輸出信號反饋到輸入端，抵消失調(diào)電壓；開關(guān)單元用于通過使能信號實現(xiàn)共模電壓和比較電壓的切換輸入。通過該電路可實現(xiàn)大幅度減小比較器失調(diào)電壓。
2、在高速通信電路中，不僅要求比較器精度，還要求速度，比較器輸入端直接連接信號通路，因此對管面積不宜取得過大，這又與高精度要求相矛盾，對管面積受限會導致芯片生產(chǎn)過程中的批次波動對隨機失調(diào)的影響較大，所以需要能夠進行自校準的比較器。
3、目前的比較器自校準技術(shù)都是輸出通過一個反饋電路連到輸入，抵消失調(diào)電壓，由于比較器輸入端通常連接信號通路，故存在以下幾個缺點：
4、1)電路包含反饋，引入額外的環(huán)路，結(jié)構(gòu)復雜，影響穩(wěn)定性；
5、2)輸入和輸出互相影響，比較器輸入端通常為信號輸入，會受到輸出負載的影響；
6、3)精度不夠高，想要獲得更高精度的比較器，需要花費較大的成本。
技術(shù)實現(xiàn)思路
1、有鑒于此，本專利技術(shù)的目的在于提供失調(diào)電壓的自校準電路和方法，在比較器第二級電路的輸出級并聯(lián)mos管陣列，引入系統(tǒng)失調(diào)以抵消隨機失調(diào)，通過邏輯電路采樣比較器輸出的碼密度檢
2、第一方面，本專利技術(shù)實施例提供了失調(diào)電壓的自校準電路，所述自校準電路包括比較器和邏輯電路，所述比較器包括第一級電路和第二級電路，其中，所述第二級電路的輸出級并聯(lián)mos管陣列；所述比較器和所述邏輯電路相連接；
3、所述比較器，用于當工作模式時，輸入差分信號，并將所述差分信號進行比較后，得到輸出信號；當校準模式時，差分輸入端短接并連接至共模電平；
4、所述邏輯電路，用于對所述輸出信號進行采樣，并統(tǒng)計預設(shè)時間內(nèi)輸出的碼密度；根據(jù)所述碼密度閉環(huán)調(diào)節(jié)所述比較器的失調(diào)電壓，并反饋調(diào)節(jié)所述mos管陣列的個數(shù)。
5、進一步的，所述自校準電路還包括開關(guān)組，所述開關(guān)組包括第一開關(guān)、第二開關(guān)、第三開關(guān)和第四開關(guān)；
6、所述第一開關(guān)的一端連接反相輸入端，所述第一開關(guān)的另一端分別與所述第三開關(guān)的一端和所述比較器的第一輸入端相連接；
7、所述第二開關(guān)的一端連接同相輸入端，所述第二開關(guān)的另一端分別與所述第四開關(guān)的一端和所述比較器的第二輸入端相連接，所述第三開關(guān)的另一端和所述第四開關(guān)的另一端連接后接至所述共模電平。
8、進一步的，所述比較器，用于當工作模式時，所述第一開關(guān)和所述第二開關(guān)均閉合，所述第三開關(guān)和所述第四開關(guān)均斷開；根據(jù)所述反相輸入端輸入的第一信號和所述同相輸入端輸入的第二信號，得到所述差分信號。
9、進一步的，所述比較器，用于當校準模式時，所述第一開關(guān)和所述第二開關(guān)均斷開，所述第三開關(guān)和所述第四開關(guān)均閉合；所述第一輸入端和所述第二輸入端均短接，并且接至所述共模電平。
10、進一步的，所述比較器，用于當所述同相輸入端輸入的第二信號大于所述反相輸入端輸入的第一信號時，所述輸出信號為電源電壓，在數(shù)字信號中識別為正電平；當所述同相輸入端輸入的第二信號小于所述反相輸入端輸入的第一信號時，所述輸出信號接地，在所述數(shù)字信號中識別為負電平。
11、進一步的，所述邏輯電路，用于統(tǒng)計所述預設(shè)時間內(nèi)正電平的個數(shù)和負電平的個數(shù)；根據(jù)所述正電平的個數(shù)和所述負電平的個數(shù)計算所述正電平和所述負電平的比例；當所述比例為1時，校準結(jié)束。
12、進一步的，所述同相輸入端和所述反相輸入端的振幅相等，且相位相差180度。
13、第二方面，本專利技術(shù)實施例提供了失調(diào)電壓的自校準方法，應(yīng)用于如上所述的失調(diào)電壓的自校準電路，所述自校準電路包括比較器和邏輯電路，所述比較器包括第一級電路和第二級電路，其中，所述第二級電路的輸出級并聯(lián)mos管陣列；所述方法包括：
14、當工作模式時，所述比較器輸入差分信號，并將所述差分信號進行比較后，得到輸出信號；
15、當校準模式時，所述比較器的差分輸入端短接并連接至共模電平；
16、所述邏輯電路對所述輸出信號進行采樣，并統(tǒng)計預設(shè)時間內(nèi)輸出的碼密度；
17、根據(jù)所述碼密度閉環(huán)調(diào)節(jié)所述比較器的失調(diào)電壓，并反饋調(diào)節(jié)所述mos管陣列的個數(shù)。
18、第三方面，本專利技術(shù)實施例提供了電子設(shè)備，包括存儲器、處理器，所述存儲器上存儲有可在所述處理器上運行的計算機程序，所述處理器執(zhí)行所述計算機程序時實現(xiàn)如上所述的方法。
19、第四方面，本專利技術(shù)實施例提供了具有處理器可執(zhí)行的非易失的程序代碼的計算機可讀介質(zhì)，所述程序代碼使所述處理器執(zhí)行如上所述的方法。
20、本專利技術(shù)實施例提供了失調(diào)電壓的自校準電路和方法，自校準電路包括比較器和邏輯電路，比較器包括第一級電路和第二級電路，其中，第二級電路的輸出級并聯(lián)mos管陣列；比較器和邏輯電路相連接；比較器用于當工作模式時，輸入差分信號，并將差分信號進行比較后，得到輸出信號；當校準模式時，差分輸入端短接并連接至共模電平；邏輯電路，用于對輸出信號進行采樣，并統(tǒng)計預設(shè)時間內(nèi)輸出的碼密度；根據(jù)碼密度閉環(huán)調(diào)節(jié)比較器的失調(diào)電壓，并反饋調(diào)節(jié)mos管陣列的個數(shù)；在比較器第二級電路的輸出級并聯(lián)mos管陣列，引入系統(tǒng)失調(diào)以抵消隨機失調(diào)，通過邏輯電路采樣比較器輸出的碼密度檢測失調(diào)電壓大小，再反饋調(diào)節(jié)mos管陣列個數(shù)以調(diào)整系統(tǒng)失調(diào)大小。本申請電路結(jié)構(gòu)簡單，不需要引入反饋環(huán)路，保證了穩(wěn)定性，不影響信號鏈路，提高了比較器精度且精度可調(diào)。
21、本專利技術(shù)的其他特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本專利技術(shù)而了解。本專利技術(shù)的目的和其他優(yōu)點在說明書、權(quán)利要求書以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
22、為使本專利技術(shù)的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附附圖，作詳細說明如下。
本文檔來自技高網(wǎng)...【技術(shù)保護點】
1.一種失調(diào)電壓的自校準電路，其特征在于，所述自校準電路包括比較器和邏輯電路，所述比較器包括第一級電路和第二級電路，其中，所述第二級電路的輸出級并聯(lián)MOS管陣列；所述比較器和所述邏輯電路相連接；
2.根據(jù)權(quán)利要求1所述的失調(diào)電壓的自校準電路，其特征在于，所述自校準電路還包括開關(guān)組，所述開關(guān)組包括第一開關(guān)、第二開關(guān)、第三開關(guān)和第四開關(guān)；
3.根據(jù)權(quán)利要求2所述的失調(diào)電壓的自校準電路，其特征在于，所述比較器，用于當工作模式時，所述第一開關(guān)和所述第二開關(guān)均閉合，所述第三開關(guān)和所述第四開關(guān)均斷開；根據(jù)所述反相輸入端輸入的第一信號和所述同相輸入端輸入的第二信號，得到所述差分信號。
4.根據(jù)權(quán)利要求2所述的失調(diào)電壓的自校準電路，其特征在于，所述比較器，用于當校準模式時，所述第一開關(guān)和所述第二開關(guān)均斷開，所述第三開關(guān)和所述第四開關(guān)均閉合；所述第一輸入端和所述第二輸入端均短接，并且接至所述共模電平。
5.根據(jù)權(quán)利要求2所述的失調(diào)電壓的自校準電路，其特征在于，所述比較器，用于當所述同相輸入端輸入的第二信號大于所述反相輸入端輸入的第一信號時，所述輸出信
6.根據(jù)權(quán)利要求1所述的失調(diào)電壓的自校準電路，其特征在于，所述邏輯電路，用于統(tǒng)計所述預設(shè)時間內(nèi)正電平的個數(shù)和負電平的個數(shù)；根據(jù)所述正電平的個數(shù)和所述負電平的個數(shù)計算所述正電平和所述負電平的比例；當所述比例為1時，校準結(jié)束。
7.根據(jù)權(quán)利要求2所述的失調(diào)電壓的自校準電路，其特征在于，所述同相輸入端和所述反相輸入端的振幅相等，且相位相差180度。
8.一種失調(diào)電壓的自校準方法，其特征在于，應(yīng)用于權(quán)利要求1至7任一項所述的失調(diào)電壓的自校準電路，所述自校準電路包括比較器和邏輯電路，所述比較器包括第一級電路和第二級電路，其中，所述第二級電路的輸出級并聯(lián)MOS管陣列；所述方法包括：
9.一種電子設(shè)備，包括存儲器、處理器，所述存儲器上存儲有可在所述處理器上運行的計算機程序，其特征在于，所述處理器執(zhí)行所述計算機程序時實現(xiàn)上述權(quán)利要求8所述的方法。
10.一種具有處理器可執(zhí)行的非易失的程序代碼的計算機可讀介質(zhì)，其特征在于，所述程序代碼使所述處理器執(zhí)行所述權(quán)利要求8所述的方法。
...【技術(shù)特征摘要】
1.一種失調(diào)電壓的自校準電路，其特征在于，所述自校準電路包括比較器和邏輯電路，所述比較器包括第一級電路和第二級電路，其中，所述第二級電路的輸出級并聯(lián)mos管陣列；所述比較器和所述邏輯電路相連接；
2.根據(jù)權(quán)利要求1所述的失調(diào)電壓的自校準電路，其特征在于，所述自校準電路還包括開關(guān)組，所述開關(guān)組包括第一開關(guān)、第二開關(guān)、第三開關(guān)和第四開關(guān)；
3.根據(jù)權(quán)利要求2所述的失調(diào)電壓的自校準電路，其特征在于，所述比較器，用于當工作模式時，所述第一開關(guān)和所述第二開關(guān)均閉合，所述第三開關(guān)和所述第四開關(guān)均斷開；根據(jù)所述反相輸入端輸入的第一信號和所述同相輸入端輸入的第二信號，得到所述差分信號。
4.根據(jù)權(quán)利要求2所述的失調(diào)電壓的自校準電路，其特征在于，所述比較器，用于當校準模式時，所述第一開關(guān)和所述第二開關(guān)均斷開，所述第三開關(guān)和所述第四開關(guān)均閉合；所述第一輸入端和所述第二輸入端均短接，并且接至所述共模電平。
5.根據(jù)權(quán)利要求2所述的失調(diào)電壓的自校準電路，其特征在于，所述比較器，用于當所述同相輸入端輸入的第二信號大于所述反相輸入端輸入的第一信號時，所述輸出信號為電源電壓，在數(shù)字信號中識別為正電平；當所述...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：肖文怡，張福泉，唐生東，
申請(專利權(quán))人：上海芯璨電子科技有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。