【技術實現步驟摘要】
本專利技術涉及一種dma系統架構，特別是一種基于tilelink總線的讀寫分離的高性能dma系統架構。
技術介紹
1、本部分提供的僅僅是與本公開相關的背景信息，其并不必然是現有技術。
2、在tilelink(總線協議)總線的soc(系統級芯片)系統中，由于tilelink的需要在a通道完成后才能對d通道進行操作，因此一次數據操作需要至少兩個周期才能完成，由于dma(直接存儲器訪問)的原理，需要對數據讀取完成后才能進行下一步寫入的操作，兩次操作理想情況下需要四個周期完成，最大通道利用率(n個周期內搬運數據的次數)最高為50％，而在實際情況下會更加低效。
3、需要說明的是，在上述
技術介紹
部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構成對本領域普通技術人員已知的現有技術的信息。
技術實現思路
1、專利技術目的：本專利技術所要解決的技術問題是針對現有技術的不足，提供一種基于tilelink總線的讀寫分離的高性能dma系統架構。
2、為了解決上述技術問題，本專利技術公開了一種基于tilelink總線的讀寫分離的高性能dma系統架構，所述dma系統用于基于tilelink總線的soc芯片系統中，包括：
3、分別與所述tilelink總線連接的兩個總線主節點，即讀總節點和寫總節點，分別用于對tilelink總線進行數據讀取和寫入；
4、所述兩個總線主節點，分別通過仲裁器arb，與若干dma通道雙向連接，所述仲裁器arb用
5、所述dma通道另一端與配置寄存器塊reg連接，用于配置dma通道處于不同的工作模式。
6、進一步的，所述仲裁器arb為2個，分別用于管理讀請求和寫請求。
7、進一步的，所述仲裁器arb使用輪詢優先級和固定優先級結合的方法，對讀寫請求進行管理。
8、進一步的，所述輪詢優先級和固定優先級結合的方法，具體包括：
9、步驟1，設置固定優先級，在所有dma通道中，設置一個或多個dma通道為固定優先級，所述固定優先級為高優先級，其他dma通道為低優先級；
10、步驟2，設置循環優先級，對設為固定優先級的dma通道以外的其他dma通道，設置循環優先級高低順序；
11、步驟3，所述仲裁器arb根據固定優先級的高低順序，優先響應固定優先級的dma通道的讀寫請求；
12、步驟4，在完成固定優先級的dma通道的讀寫請求后，按循環優先級高低順序依次響應其對應的dma通道的讀寫請求。
13、進一步的，所述dma通道中，包括：
14、讀模塊、寫模塊和同步fifo模塊；其中，
15、所述同步fifo模塊，用于在存儲讀操作時，存儲所述讀模塊讀取的數據；
16、所述寫模塊在所述同步fifo模塊中有數據時，發起寫操作請求。
17、進一步的，所述同步fifo模塊中的fifo深度設置為可修改。
18、進一步的，所述dma通道，包括次操作模式和塊操作模式，采用讀寫分離的方法進行讀操作和寫操作。
19、進一步的，所述次操作模式，包括：
20、收到讀請求時，等待仲裁模塊先對dma通道進行仲裁，當讀請求為最高優先級時，讀模塊占據頂層tilelink讀模塊的總線，進行讀操作；讀操作后將讀取的數據推入同步fifo模塊中；當同步fifo模塊中有數據時開啟寫操作請求；
21、寫操作與讀操作可同時進行，并相對獨立；
22、收到寫請求時，等待仲裁模塊對dma通道進行仲裁，當寫請求為最高優先級時，占據頂層的tilelink寫模塊，進行寫操作，將同步fifo模塊中的數據寫到相應的地址中，完成一次寫操作。
23、進一步的，所述塊操作模式，包括：
24、收到讀請求時，等待仲裁模塊先對dma通道進行仲裁，當讀請求為最高優先級時，讀模塊占據頂層tilelink讀模塊的總線，進行讀操作；讀操作進行多次讀，連續將數據寫入同步fifo模塊中；同時，當同步fifo模塊不為空時，觸發寫請求；
25、收到寫請求時，等待仲裁模塊對dma通道進行仲裁，當寫請求為最高優先級時，寫模塊占據頂層的tilelink寫模塊的總線，進行寫操作，將同步fifo模塊中的數據寫到相應的地址中，完成多次寫操作，直到完成塊操作模式的所有寫操作；
26、其中，讀操作和寫操作分別占用各自的tilelink總線，完成相關操作。
27、進一步的，所述的采用讀寫分離的方法進行讀操作和寫操作，具體方法包括：
28、當讀請求到達時，進行讀請求的優先級檢查，如果該dma通道最高優先級為讀請求，則即刻執行讀操作，在所有讀操作完成后進入等待全部搬運完成狀態；如果當前dma通道中讀請求的優先級不是最高，則暫不處理該讀請求，繼續等待下一最高優先級的請求；
29、與讀操作同時進行寫操作，則需等待寫請求，當同步fifo模塊中不為空，則開啟寫請求；當此時dma中寫請求為最高優先級，則即刻執行寫操作，在所有寫操作完成后進入等待全部搬運完成狀態；如果當前dma通道中寫請求的優先級不夠高，則暫時不處理該請求，繼續等待下一最高優先級的請求；
30、當所有讀寫請求都完成后結束。
31、有益效果：
32、1、本專利技術用于tilelink總線專用dma模塊，在兼顧頻帶利用率的同時顯著提高了整體數據的搬運速度，提高soc芯片的整體工作效率。
33、2、本專利技術設計了雙主節點的tilelink總線的dma，一個主節點為讀操作，另一個主節點為寫操作，此設計可以完成在同一時間內即完成讀有完成寫，有效的提高數據搬運的效率，理想情況下，可以完成100％的通道利用率，其讀寫效率變為單主節點的2倍。這樣的運行機制有效的節省了傳輸等待時間，提升了總線傳輸頻帶利用率。
本文檔來自技高網...【技術保護點】
1.一種基于TILELINK總線的讀寫分離的高性能DMA系統架構，其特征在于，所述DMA系統用于基于TILELINK總線的SOC芯片系統中，包括：
2.根據權利要求1所述的一種基于TILELINK總線的讀寫分離的高性能DMA系統架構，其特征在于，所述仲裁器ARB為2個，分別用于管理讀請求和寫請求。
3.根據權利要求1所述的一種基于TILELINK總線的讀寫分離的高性能DMA系統架構，其特征在于，所述仲裁器ARB使用輪詢優先級和固定優先級結合的方法，對讀寫請求進行管理。
4.根據權利要求3所述的一種基于TILELINK總線的讀寫分離的高性能DMA系統架構，其特征在于，所述輪詢優先級和固定優先級結合的方法，具體包括：
5.根據權利要求1所述的一種基于TILELINK總線的讀寫分離的高性能DMA系統架構，其特征在于，所述DMA通道中，包括：
6.根據權利要求5所述的一種基于TILELINK總線的讀寫分離的高性能DMA系統架構，其特征在于，所述同步FIFO模塊中的FIFO深度設置為可修改。
7.根據權利要求1所述的一
8.根據權利要求7所述的一種基于TILELINK總線的讀寫分離的高性能DMA系統架構，其特征在于，所述次操作模式，包括：
9.根據權利要求7所述的一種基于TILELINK總線的讀寫分離的高性能DMA系統架構，其特征在于，所述塊操作模式，包括：
10.根據權利要求9所述的一種基于TILELINK總線的讀寫分離的高性能DMA系統架構，其特征在于，所述的采用讀寫分離的方法進行讀操作和寫操作，具體方法包括：
...【技術特征摘要】
1.一種基于tilelink總線的讀寫分離的高性能dma系統架構，其特征在于，所述dma系統用于基于tilelink總線的soc芯片系統中，包括：
2.根據權利要求1所述的一種基于tilelink總線的讀寫分離的高性能dma系統架構，其特征在于，所述仲裁器arb為2個，分別用于管理讀請求和寫請求。
3.根據權利要求1所述的一種基于tilelink總線的讀寫分離的高性能dma系統架構，其特征在于，所述仲裁器arb使用輪詢優先級和固定優先級結合的方法，對讀寫請求進行管理。
4.根據權利要求3所述的一種基于tilelink總線的讀寫分離的高性能dma系統架構，其特征在于，所述輪詢優先級和固定優先級結合的方法，具體包括：
5.根據權利要求1所述的一種基于tilelink總線的讀寫分離的高性能dma系統架構，其特征在于，所述dma通道中，包括：<...
【專利技術屬性】
技術研發人員：程垚，李樂薇，胡雯中，
申請(專利權)人：杭州萬高科技股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。