【技術(shù)實(shí)現(xiàn)步驟摘要】
本公開關(guān)于一種集成電路結(jié)構(gòu)，特別關(guān)于一種集成電路結(jié)構(gòu)的形成方法以及一種集成電路結(jié)構(gòu)的操作方法。
技術(shù)介紹
1、本公開一般關(guān)于半導(dǎo)體元件，且特別地關(guān)于三維(3-dimensional，3d)存儲(chǔ)器元件及形成此類半導(dǎo)體元件的方法。
2、由于各種電子元件(如晶體管、二極管、電阻器、電容器等)的集成密度不斷提高，半導(dǎo)體產(chǎn)業(yè)經(jīng)歷了快速增長。在大多數(shù)情況下，集成密度的提高來自于最小特征尺寸的反復(fù)減小，這允許更多的元件整合至給定面積中。
技術(shù)實(shí)現(xiàn)思路
1、本公開提供一種集成電路結(jié)構(gòu)。集成電路結(jié)構(gòu)包含襯底以及位于襯底上的存儲(chǔ)單元。存儲(chǔ)單元包含通道層、第一摻雜區(qū)域、第二摻雜區(qū)域、第一鐵電材料層以及第一柵極層。第一摻雜區(qū)域位于通道層的第一側(cè)，且摻雜有第一摻雜劑，第一摻雜劑屬于第一導(dǎo)電型。第二摻雜區(qū)域位于通道層的第二側(cè)，與第二側(cè)與第一側(cè)位于通道層的相對(duì)側(cè))，第二摻雜區(qū)域具有第二摻雜劑，第二摻雜劑屬于不同于第一導(dǎo)電型的第二導(dǎo)電型。第一鐵電材料層位于通道層上，且位于第一摻雜區(qū)域與第二摻雜區(qū)域之間。第一柵極層位于第一鐵電材料層上。
2、在一些實(shí)施方式中，通道層的摻雜濃度低于1e11cm-3。
3、在一些實(shí)施方式中，在平行于襯底的頂表面的方向上，通道層自第一摻雜區(qū)域延伸至第二摻雜區(qū)域。
4、在一些實(shí)施方式中，在垂直于襯底的頂表面的方向上，通道層自第一摻雜區(qū)域延伸至第二摻雜區(qū)域。
5、在一些實(shí)施方式中，第一摻雜劑屬于p型摻雜劑，而第二摻雜劑屬于n型摻雜劑
6、在一些實(shí)施方式中，第一鐵電材料層是由硅摻雜的鋁氧化物(hfo2)，鋁摻雜的氧化鋁(hfo2)，鋁氧化鋁氧化物(hfzrox)，氧化鋁(hfo2)或氧化鋁(zro2)，或前述材料的任意組合所制造而成的。
7、在一些實(shí)施方式中，集成電路結(jié)構(gòu)還包含字線。字線連接至第一柵極層。
8、在一些實(shí)施方式中，集成電路結(jié)構(gòu)還包含第二鐵電材料層以及第二柵極層。第二鐵電材料層位于通道層上，且通過一非零距離而分離于第一鐵電材料層。第二柵極層位于第二鐵電材料層上。
9、本公開提供一種集成電路結(jié)構(gòu)的制造方法。制造方法包括：在襯底上形成第一經(jīng)摻雜的半導(dǎo)體層，第一經(jīng)摻雜的半導(dǎo)體層包含第一摻雜劑，第一摻雜劑具有第一導(dǎo)電型；在第一經(jīng)摻雜的半導(dǎo)體層上形成多層堆疊結(jié)構(gòu)，多層堆疊結(jié)構(gòu)包含有在垂直方向上堆疊且相互分離的多個(gè)絕緣層；形成通道層，通道層垂直地延伸穿過第一多層堆疊結(jié)構(gòu)且位于第一經(jīng)摻雜的半導(dǎo)體層上；在通道層上形成第二經(jīng)摻雜的半導(dǎo)體層，第二經(jīng)摻雜的半導(dǎo)體層包含一第二摻雜劑，第二摻雜劑具有與第一導(dǎo)電型不同的第二導(dǎo)電型；形成與多個(gè)絕緣層交替堆疊的多個(gè)鐵電材料層，多個(gè)鐵電材料層位于通道層上；在多個(gè)鐵電材料層上形成多個(gè)柵極層。
10、在一些實(shí)施方式中，通道層是由未經(jīng)摻雜的硅所制造而形成的。
11、在一些實(shí)施方式中，第一摻雜劑屬于p型摻雜劑，而第二摻雜劑屬于n型摻雜劑。
12、在一些實(shí)施方式中，柵極層的材料包含鎢。
13、在一些實(shí)施方式中，集成電路結(jié)構(gòu)的制造方法還包含：在形成多個(gè)鐵電材料層之前，形成與多個(gè)絕緣層交替堆疊的多個(gè)接口層，多個(gè)接口層位于通道層上。
14、在一些實(shí)施方式中，集成電路結(jié)構(gòu)的制造方法還包含：在形成多個(gè)柵極層之前，在多個(gè)鐵電材料層上形成多個(gè)勢壘層。
15、在一些實(shí)施方式中，勢壘層(barrier?layer)的材料包含氮化鈦。
16、本公開提供一種集成電路結(jié)構(gòu)的操作方法。集成電路結(jié)構(gòu)操作方法包括存儲(chǔ)單元陣列結(jié)構(gòu)。存儲(chǔ)單元陣列結(jié)構(gòu)包括多個(gè)鐵電隧穿式場效晶體管。多個(gè)鐵電隧道場效應(yīng)晶體管配置為網(wǎng)格狀結(jié)構(gòu)中的多個(gè)存儲(chǔ)單元。該網(wǎng)格狀結(jié)構(gòu)由多個(gè)橫向柵極層以及多個(gè)垂直通道層集成定義。多個(gè)橫向柵極層在垂直方向上排列，且分別連接至不同的字線(wordlines，wls)。多個(gè)垂直通道層在水平方向上排列，其最頂端依次通過多個(gè)第一摻雜區(qū)域與多個(gè)位線(bit?lines，bls)相連接，且其最底端依次通過多個(gè)第二摻雜區(qū)域與感測電路相連接。第二摻雜區(qū)域的導(dǎo)電類型與第一摻雜區(qū)域的導(dǎo)電類型不同。方法包括對(duì)該存儲(chǔ)單元陣列結(jié)構(gòu)進(jìn)行編程操作；對(duì)該存儲(chǔ)單元陣列結(jié)構(gòu)進(jìn)行擦除操作；對(duì)該存儲(chǔ)單元陣列結(jié)構(gòu)進(jìn)行讀取操作。
17、在一些實(shí)施方式中，編程操作包括：提供一電壓至這些字線中的一個(gè)以產(chǎn)生電場，該電場促使這些鐵電隧穿式場效晶體管中的一個(gè)內(nèi)的一鐵電材料層的極化發(fā)生偏移；將多個(gè)字線中的其他字線保持在零電壓；將多個(gè)位線中的一個(gè)接地；提供該電壓至這些位線中的其他位線。
18、在一些實(shí)施方式中，擦除操作包括：提供一電壓至這些字線以促使這些鐵電隧穿式場效晶體管中的一個(gè)內(nèi)的一鐵電材料層中的極化反轉(zhuǎn)；將多個(gè)位線接地。
19、在一些實(shí)施方式中，該讀取操作包括：提供第一電壓至多個(gè)字線中的(一個(gè)；將第一電壓調(diào)整為介于一編程閾值電壓與一擦除閾值電壓之間；提供一第二電壓至這些字線中的其他字線，該第二電壓使得該感測電路檢測出這些存儲(chǔ)單元中的對(duì)應(yīng)一個(gè)的一存儲(chǔ)狀態(tài)；提供一第三電壓至這些位線中的一個(gè)；將多個(gè)位線中的其他位線接地。
20、在一些實(shí)施方式中，第三電壓為0.7v。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種集成電路結(jié)構(gòu)，包括：
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該通道層的摻雜濃度低于1E11cm-3。
3.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中在平行于該襯底的一頂表面的一方向上，該通道層自該第一摻雜區(qū)域延伸至該第二摻雜區(qū)域。
4.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中在垂直于該襯底的一頂表面的一方向上，該通道層自該第一摻雜區(qū)域延伸至該第二摻雜區(qū)域。
5.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該第一摻雜劑屬于p型摻雜劑，而該第二摻雜劑屬于n型摻雜劑。
6.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該第一鐵電材料層是由硅摻雜的鋁氧化物(HfO2)，鋁摻雜的氧化鋁(HfO2)，鋁氧化鋁氧化物(HFZrOx)，氧化鋁(HfO2)或氧化鋁(ZrO2)，或前述材料的任意組合所制造而形成的。
7.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包含：
8.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包含：
9.一種集成電路結(jié)構(gòu)的制造方法，包括：
10.根據(jù)權(quán)利要求9所述的制造方法，其中該通道層是由
11.根據(jù)權(quán)利要求9所述的制造方法，其中該第一摻雜劑屬于p型摻雜劑，而該第二摻雜劑屬于n型摻雜劑。
12.根據(jù)權(quán)利要求9所述的制造方法，其中這些柵極層的材料包含鎢。
13.根據(jù)權(quán)利要求9所述的制造方法，還包含：
14.根據(jù)權(quán)利要求9所述的制造方法，還包含：
15.根據(jù)權(quán)利要求14所述的制造方法，其中這些勢壘層的材料包含氮化鈦。
16.一種集成電路結(jié)構(gòu)的操作方法，該集成電路結(jié)構(gòu)包括一存儲(chǔ)單元陣列結(jié)構(gòu)，該存儲(chǔ)單元陣列結(jié)構(gòu)包括多個(gè)鐵電隧穿式場效晶體管，這些鐵電隧道場效應(yīng)晶體管配置為一網(wǎng)格狀結(jié)構(gòu)中的多個(gè)存儲(chǔ)單元，該網(wǎng)格狀結(jié)構(gòu)由多個(gè)橫向柵極層以及多個(gè)垂直通道層集成所定義，這些橫向柵極層在一垂直方向上排列，且分別連接至多個(gè)不同的字線，這些垂直通道層在一水平方向上排列，其最頂端依次通過多個(gè)第一摻雜區(qū)域與多個(gè)位線相連接，且其最底端依次通過多個(gè)第二摻雜區(qū)域與一感測電路相連接，這些第二摻雜區(qū)域的導(dǎo)電類型與第一摻雜區(qū)域的導(dǎo)電類型不同，該方法包括：
17.根據(jù)權(quán)利要求16所述的操作方法，其中該編程操作包括：
18.根據(jù)權(quán)利要求16所述的操作方法，其中該擦除操作包括：
19.根據(jù)權(quán)利要求16所述的操作方法，其中該讀取操作包括：
20.根據(jù)權(quán)利要求19所述的操作方法，其中該第三電壓為0.7V。
...【技術(shù)特征摘要】
1.一種集成電路結(jié)構(gòu)，包括：
2.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該通道層的摻雜濃度低于1e11cm-3。
3.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中在平行于該襯底的一頂表面的一方向上，該通道層自該第一摻雜區(qū)域延伸至該第二摻雜區(qū)域。
4.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中在垂直于該襯底的一頂表面的一方向上，該通道層自該第一摻雜區(qū)域延伸至該第二摻雜區(qū)域。
5.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該第一摻雜劑屬于p型摻雜劑，而該第二摻雜劑屬于n型摻雜劑。
6.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，其中該第一鐵電材料層是由硅摻雜的鋁氧化物(hfo2)，鋁摻雜的氧化鋁(hfo2)，鋁氧化鋁氧化物(hfzrox)，氧化鋁(hfo2)或氧化鋁(zro2)，或前述材料的任意組合所制造而形成的。
7.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包含：
8.根據(jù)權(quán)利要求1所述的集成電路結(jié)構(gòu)，還包含：
9.一種集成電路結(jié)構(gòu)的制造方法，包括：
10.根據(jù)權(quán)利要求9所述的制造方法，其中該通道層是由未經(jīng)摻雜的硅所制造而形成的。
11.根據(jù)權(quán)利要求9所述的制造方法，其中該第一摻雜劑屬于p型摻雜劑，而該第二摻...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李岱螢，葉騰豪，陳威臣，杜瑞奇，趙澤夫，劉致為，
申請(qǐng)(專利權(quán))人：旺宏電子股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。