【技術(shù)實(shí)現(xiàn)步驟摘要】
本公開的實(shí)施例涉及存儲(chǔ)器、特別是存儲(chǔ)器的行解碼器，諸如非易失性存儲(chǔ)器，諸如相變存儲(chǔ)器。
技術(shù)介紹
1、圖1示出了包括存儲(chǔ)器區(qū)200的典型存儲(chǔ)器20的框圖，該存儲(chǔ)器區(qū)又包括多個(gè)存儲(chǔ)器單元cell。例如，存儲(chǔ)器單元cell經(jīng)常被布置成多列和多行。
2、例如，在相變存儲(chǔ)器(pcm)中，每個(gè)存儲(chǔ)器單元cell基于合金，例如硫族化物合金，例如gexsbytz(更簡稱為gst合金)，在適當(dāng)?shù)臒崽幚砗螅@些合金以可逆的方式從低電導(dǎo)率的非晶態(tài)轉(zhuǎn)變?yōu)楦唠妼?dǎo)率的多晶態(tài)。例如，在該背景下，可以引用美國專利申請(qǐng)?zhí)杣s2019/0096480a1、us2019/0140175a1、us2019/0140176a1和us2021/0012836a1，其內(nèi)容通過引用并入本文。
3、通常，存儲(chǔ)器20在輸入處接收地址信號(hào)adr，其中地址信號(hào)adr用于選擇存儲(chǔ)器區(qū)200內(nèi)的給定存儲(chǔ)器子區(qū)。例如，地址信號(hào)adr可以被供應(yīng)給行解碼器202(被配置為選擇字線wl)和可選的列解碼器204(被配置為選擇位線信號(hào)bl)，以便選擇存儲(chǔ)器區(qū)200中的給定存儲(chǔ)器子區(qū)。
4、存儲(chǔ)器20還包括一個(gè)或多個(gè)輸入端子和/或輸出端子，用于與存儲(chǔ)器20交換數(shù)據(jù)信號(hào)data，其中數(shù)據(jù)信號(hào)data可以包括要寫入的數(shù)據(jù)data_in和/或已經(jīng)讀取的數(shù)據(jù)data_out。通常，存儲(chǔ)器單元cell的選定子區(qū)具有與信號(hào)data_in和data_out中的每個(gè)的位數(shù)相對(duì)應(yīng)的n個(gè)位。因此，在存儲(chǔ)器20的每一行具有n個(gè)位的情況下，可以省略列解碼器204，并且行解碼器202足以選
5、地址信號(hào)adr通常不直接被供應(yīng)給行解碼器202和可選的列解碼器204，而是存儲(chǔ)在地址緩沖器208中。類似地，數(shù)據(jù)信號(hào)data也可以存儲(chǔ)在數(shù)據(jù)緩沖器214中。
6、具體地，在所考慮的示例中，存儲(chǔ)器20支持讀取和寫入操作兩者，這可以通過控制信號(hào)w/r來選擇。為此，存儲(chǔ)器區(qū)200具有相關(guān)聯(lián)的寫入和讀取接口206。例如，接口206可以包括用于將數(shù)據(jù)data_in寫入選定存儲(chǔ)器子區(qū)(即，選定存儲(chǔ)器單元cell)的寫入電路212、以及用于從選定存儲(chǔ)器單元cell讀取數(shù)據(jù)data_out的讀取電路210(例如，包括多個(gè)感測(cè)放大器)。
7、例如，關(guān)于相變存儲(chǔ)器，非晶態(tài)與多晶態(tài)之間的電導(dǎo)率的(相當(dāng)大的)差異使得二進(jìn)制數(shù)據(jù)能夠與單元cell的材料狀態(tài)相關(guān)聯(lián)。例如，該狀態(tài)可以通過經(jīng)由測(cè)量/讀取電路210測(cè)量指示單元cell的材料的電阻的參數(shù)來檢測(cè)。相反，為了在存儲(chǔ)器單元cell中寫入信息，寫入電路212被配置為選擇性地寫入/編程存儲(chǔ)器單元的狀態(tài)(無論是非晶還是多晶)。
8、例如，如圖2a所示，為了使相變存儲(chǔ)器20的存儲(chǔ)器單元cell進(jìn)入第一低電導(dǎo)率狀態(tài)(也稱為復(fù)位狀態(tài))，寫入電路212在(短)時(shí)間間隔δt1內(nèi)向該單元施加電流icell＝ireset，之后，電流icell急劇降到零。特別地，該電流icell應(yīng)當(dāng)足夠高，以使單元cell的材料達(dá)到單元cell的熔點(diǎn)tmelt，從而導(dǎo)致單元cell的材料熔融。隨后的快速冷卻使材料處于非晶態(tài)。
9、相反，如圖2b所示，為了使存儲(chǔ)器單元cell從第一(復(fù)位)狀態(tài)變?yōu)榈诙唠妼?dǎo)率狀態(tài)(也稱為置位狀態(tài))，寫入電路212在(短)時(shí)間間隔δt2內(nèi)向該單元施加電流icell＝iset，其中iset<ireset，其中該電流隨后在時(shí)間間隔δt3期間斜坡式減小或逐步減小。特別地，該電流icell＝iset應(yīng)當(dāng)足以達(dá)到單元cell的結(jié)晶溫度tx，其中tx<tmelt。在這種情況下，逐漸冷卻會(huì)導(dǎo)致晶體的形成，并且從而導(dǎo)致高電導(dǎo)率條件。
10、例如，圖3示出了存儲(chǔ)器20的可能實(shí)現(xiàn)。特別地，在所考慮的示例中，示出了連接在通用位線blr與通用字線wlq之間的單個(gè)存儲(chǔ)器單元cell。特別地，如前所述，pcm?20的單元cell包括連接在位線bl與字線wl之間的存儲(chǔ)器元件gst，例如諸如硫族化物合金。如前所述，在存儲(chǔ)器20中，地址信號(hào)adr通常用于經(jīng)由行解碼器202選擇存儲(chǔ)器區(qū)200的給定行，并且可選地經(jīng)由列解碼器204選擇存儲(chǔ)器區(qū)200的列的給定子集。如前所述，列解碼器204純粹是可選的。
11、如圖2a和圖2b所示，為了對(duì)pcm的給定存儲(chǔ)器單元cell編程，寫入電路212應(yīng)當(dāng)被配置為向單元cell施加給定電流icell。在所考慮的示例中，為此，寫入電路212包括n個(gè)驅(qū)動(dòng)電路2126，即所謂的編程驅(qū)動(dòng)器，其中每個(gè)驅(qū)動(dòng)電路2126生成相應(yīng)電流icell。因此，由驅(qū)動(dòng)電路2126生成的電流icell可以被施加到給定位線bl，或者解復(fù)用器204(實(shí)現(xiàn)列解碼器)可以用于根據(jù)地址信號(hào)adr的變化來選擇被施加電流icell的給定位線bl。
12、相反，為了生成流過特定單元cell的電流，行解碼器202根據(jù)地址信號(hào)adr來驅(qū)動(dòng)字線wl。例如，為了使得電流能夠流過圖3所示的單元cell，驅(qū)動(dòng)電路2126(例如，經(jīng)由列解碼器204)將電流icell施加到位線blr，并且行解碼器202被配置為將字線wlq選擇性地連接到地。例如，為了將給定字線wlq連接到地，行解碼器202可以針對(duì)每個(gè)字線wl包括相應(yīng)電子開關(guān)mn1，諸如場(chǎng)效應(yīng)晶體管(fet)mn1，諸如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(mosfet)，例如n溝道型的，諸如nmos晶體管，其中電子開關(guān)mn1(的傳導(dǎo)路徑)連接在相應(yīng)字線wl與地之間，并且其中控制端子(例如fet的柵極端子)經(jīng)由解復(fù)用器2020被驅(qū)動(dòng)。因此，電子開關(guān)mn1和解復(fù)用器2020實(shí)現(xiàn)行解碼器202。
13、因此，在所考慮的示例中，行解碼器202和可選的列解碼器204選擇n個(gè)存儲(chǔ)器單元cell的給定子集，并且驅(qū)動(dòng)電路2126向被選定單元中的每個(gè)單元cell提供相應(yīng)電流icell。具體地，通過針對(duì)每個(gè)被選定單元使用相應(yīng)驅(qū)動(dòng)電路2126(或者替代地通過向被選定單元順序地提供一個(gè)或多個(gè)驅(qū)動(dòng)電路2126)，可以經(jīng)由相應(yīng)電流icell向每個(gè)被選定單元cell供電。在所考慮的示例中，驅(qū)動(dòng)電路2126因此可以接收一個(gè)或多個(gè)控制信號(hào)ctrl，該控制信號(hào)設(shè)置由驅(qū)動(dòng)電路2126供應(yīng)的電流icell的值。例如，使用數(shù)字控制信號(hào)，驅(qū)動(dòng)電路2126基本上實(shí)現(xiàn)了電流數(shù)模轉(zhuǎn)換器(idac)。在所考慮的示例中，控制信號(hào)ctrl由控制電路2124根據(jù)(寫/讀)信號(hào)w/r和要寫入單元cell的對(duì)應(yīng)數(shù)據(jù)位data_in<n>來提供。例如，以這種方式，驅(qū)動(dòng)電路2126可以將電流icell設(shè)置為電流ireset(例如，w/r＝“1”并且data_in<n>＝“0”)或電流iset(例如，w/r＝“1”并且data-in<n>＝“1”)。此外，驅(qū)動(dòng)電路2126還可以由讀取電路210使用，以便將電流icell設(shè)置為適于執(zhí)行讀取操作的另外的電流(例如，w/r＝“0”)。關(guān)于這種pcm的更詳細(xì)描述，可以參考文獻(xiàn)us2021/012836?a1。
14、類似的存儲(chǔ)器接口電路212也用于其他非易失性本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
1.一種非易失性存儲(chǔ)器，包括：
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述第一電源電壓大于所述FET的柵源和/或漏源擊穿電壓。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述第二電壓在所述第一電源電壓的40％到60％之間選擇。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述第一電壓在所述第一電源電壓到所述第一電源電壓減去所述第一p溝道FET的柵源閾值電壓之間選擇。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述第一電源電壓大于4V，并且其中所述第二電源電壓小于3V。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述偏置電路包括：
7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述電源電路包括串聯(lián)連接在所述第一電源電壓與所述地之間的第一電阻、第二電阻和第三電阻，其中所述第二電壓對(duì)應(yīng)于在所述第二電阻與所述第三電阻之間的第一中間節(jié)點(diǎn)處的第一節(jié)點(diǎn)電壓，并且所述第一電壓對(duì)應(yīng)于在所述第一電阻與所述第二電阻之間的第二中間節(jié)點(diǎn)處的第二節(jié)點(diǎn)電壓。
8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中當(dāng)所述使能信號(hào)連接到所述第一電源電壓時(shí)，所述使能信號(hào)被斷言。
<...【技術(shù)特征摘要】
1.一種非易失性存儲(chǔ)器，包括：
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述第一電源電壓大于所述fet的柵源和/或漏源擊穿電壓。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述第二電壓在所述第一電源電壓的40％到60％之間選擇。
4.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述第一電壓在所述第一電源電壓到所述第一電源電壓減去所述第一p溝道fet的柵源閾值電壓之間選擇。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述第一電源電壓大于4v，并且其中所述第二電源電壓小于3v。
6.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述偏置電路包括：
7.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中所述電源電路包括串聯(lián)連接在所述第一電源電壓與所述地之間的第一電阻、第二電阻和第三電阻，其中所述第二電壓對(duì)應(yīng)于在所述第二電阻與所述第三電阻之間的第一中間節(jié)點(diǎn)處的第一節(jié)點(diǎn)電壓，并且所述第一電壓對(duì)應(yīng)于在所述第一電阻與所述第二電阻之間的第二中間節(jié)點(diǎn)處的第二節(jié)點(diǎn)電壓。
8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中當(dāng)所述使能信號(hào)連接到所述第一電源電壓時(shí)，所述使能信號(hào)被斷言。
9.根據(jù)權(quán)利要求1所述的存儲(chǔ)器，其中...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：D·曼弗雷，M·F·佩羅尼，M·卡魯索，F·E·C·迪塞格尼，C·托爾蒂，
申請(qǐng)(專利權(quán))人：意法半導(dǎo)體國際公司，
類型：發(fā)明
國別省市：
還沒有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。