【技術實現步驟摘要】
本申請涉及半導體制造，特別是涉及一種半導體器件及其制程方法。
技術介紹
1、目前的半導體芯片制造中，場效應晶體管在關閉狀態或者待機狀態時會發生漏電現象，產生泄露電流，引發靜態功耗。場效應晶體管中引發靜態功耗的泄漏電流主要有：源到漏的亞閾泄漏電流，柵泄漏電流，發生在柵漏交疊區的柵致漏極泄漏gidl(gate-induceddrain?leakage，柵誘導漏極泄漏電流)電流。其中，gidl電流在泄漏電流中占主導地位。
2、在場效應晶體管的制程工藝過程中，難以避免柵極與漏極之間產生交疊覆蓋，這種交疊導致了gidl電流的產生，當柵漏交疊區處柵漏電壓很大時，交疊區界面附近硅中電子在價帶和導帶之間發生帶帶隧穿形成電流，我們把這種電流稱之為gidl隧穿電流。隨著柵氧化層越來越薄，gidl隧穿電流也會急劇增加，減弱場效應晶體管柵極的能力，進而影響場效應晶體管的性能。
技術實現思路
1、本申請提供一種半導體器件及其制程方法，可以降低柵極和漏極交疊區的電場強度，進而削弱晶體管的泄露電流。
2、為解決上述技術問題，本申請第一方面提供一種半導體器件，包括：半導體襯底；柵金屬結構，設置在所述半導體襯底上；柵介質層，設置在所述柵金屬結構與所述半導體襯底之間；覆蓋層，設置在所述柵介質層與所述柵金屬結構之間，所述覆蓋層包括第一覆蓋層和第二覆蓋層，所述第一覆蓋層位于相對所述柵金屬結構的中央區域，所述第二覆蓋層位于所述第一覆蓋層的至少一側，所述第二覆蓋層的材質不同于所述第一覆蓋層的材質，且所
3、一些實施例中，所述第一覆蓋層和所述第二覆蓋層位于同一層。
4、一些實施例中，所述柵金屬結構為p型晶體管的柵金屬結構，所述第二覆蓋層的功函數低于所述第一覆蓋層的功函數。
5、一些實施例中，所述第一覆蓋層包括tin層，所述第二覆蓋層包括摻雜多晶硅層或者摻雜硅的tin層。
6、一些實施例中，所述柵金屬結構為后柵極結構，所述柵介質層的介電常數位于16～25的范圍之間。
7、一些實施例中，所述柵金屬結構包括：金屬柵極填充層；功函數金屬層，設置在所述覆蓋層與所述金屬柵極填充層之間，并覆蓋所述金屬柵極填充層的側壁。
8、一些實施例中，所述功函數金屬層包括第一功函數金屬層層、功函數調整層和第二功函數金屬層層，所述功函數調整層位于所述第一功函數金屬層層與所述第二功函數金屬層層之間；所述金屬柵極填充層包括al金屬柵極填充層。
9、一些實施例中，所述第二覆蓋層與所述功函數金屬層中的任一層同一層設置。
10、為解決上述技術問題，本申請第二方面還提供一種半導體器件的制程方法，包括：提供半導體襯底；在所述半導體襯底上形成柵介質層、覆蓋層和柵金屬結構，其中，所述柵介質層位于所述半導體襯底與所述柵金屬結構之間，所述覆蓋層設置在所述柵介質層與所述柵金屬結構之間，所述覆蓋層包括第一覆蓋層和第二覆蓋層，所述第一覆蓋層位于相對所述柵金屬結構的中央區域，所述第二覆蓋層位于所述第一覆蓋層的至少一側，所述第二覆蓋層的材質不同于所述第一覆蓋層的材質，且所述第二覆蓋層的功函數不同于所述第一覆蓋層的功函數。
11、一些實施例中，所述在所述半導體襯底上形成柵介質層、覆蓋層和柵金屬結構，包括：在所述半導體襯底上形成介質層和圖形化的第一覆蓋材料層，其中，圖形化的所述第一覆蓋材料層位于所述介質層之上；形成第二覆蓋材料層，所述第二覆蓋材料層覆蓋所述介質層和圖形化的所述第一覆蓋材料層；移除所述第二覆蓋材料層的部分，保留圖形化的所述第一覆蓋材料層的至少一側的第二覆蓋材料層，其中，圖形化的所述第一覆蓋材料層作為所述第一覆蓋層，剩余的所述第二覆蓋材料層作為所述第二覆蓋層。
12、一些實施例中，所述第二覆蓋層設置于所述半導體器件漏極一端。
13、一些實施例中，所述柵金屬結構為后柵極結構，所述柵介質層的介電常數位于16～25的范圍之間；所述移除所述第二覆蓋材料層的部分，保留圖形化的所述第一覆蓋材料層的至少一側的第二覆蓋材料層，包括：在所述第二覆蓋材料層上形成虛柵層和硬掩膜層；對所述硬掩膜層、所述虛柵層、所述第二覆蓋材料層和所述介質層進行圖形化，形成柵島狀結構，其中，所述柵島狀結構中剩余的所述介質層作為所述柵介質層，剩余的所述虛柵層作為虛柵，所述柵島狀結構包括圖形化的所述第一覆蓋材料層和剩余在圖形化的所述第一覆蓋材料層的至少一側的部分的所述第二覆蓋材料層；在所述柵島狀結構的兩側形成柵極側墻，并移除所述虛柵和所述第二覆蓋材料層的部分，以裸露出圖形化的所述第一覆蓋材料層、和剩余在圖形化的所述第一覆蓋材料層的至少一側的部分的所述第二覆蓋材料層，并形成虛柵槽，其中，圖形化的所述第一覆蓋材料層作為所述第一覆蓋層，剩余的所述第二覆蓋材料層作為所述第二覆蓋層；在所述虛柵槽中填充柵金屬結構。
14、一些實施例中，所述在所述虛柵槽中填充柵金屬結構，包括：在所述虛柵槽中形成功函數金屬層和金屬柵極填充層，所述功函數金屬層覆蓋所述第一覆蓋層和所述第二覆蓋層，并覆蓋所述柵極側墻的側壁。
15、一些實施例中，所述功函數金屬層包括第一功函數金屬層、功函數調整層和第二功函數金屬層，所述功函數調整層位于所述第一功函數金屬層與所述第二功函數金屬層之間；所述金屬柵極填充層包括al金屬柵極填充層。
16、一些實施例中，所述柵金屬結構為p型晶體管的柵金屬結構，所述第二覆蓋層的功函數低于所述第一覆蓋層的功函數；所述第一覆蓋層包括tin層，所述第二覆蓋層包括摻雜多晶硅層或者摻雜硅的tin層。
17、本申請一些實施例提供的半導體器件包括：半導體襯底；柵金屬結構，設置在所述半導體襯底上；柵介質層，設置在所述柵金屬結構與所述半導體襯底之間；覆蓋層，設置在所述柵介質層與所述柵金屬結構之間，所述覆蓋層包括第一覆蓋層和第二覆蓋層，所述第一覆蓋層位于相對所述柵金屬結構的中央區域，所述第二覆蓋層位于所述第一覆蓋層的至少一側，所述第二覆蓋層的材質不同于所述第一覆蓋層的材質，且所述第二覆蓋層的功函數不同于所述第一覆蓋層的功函數。由此可以改變晶體管兩側的功函數，尤其是柵金屬結構靠近漏極一側的功函數，進而改善柵極與漏極交疊區的電場強度，削弱晶體管的泄露電流，提高半導體器件的性能。
本文檔來自技高網...【技術保護點】
1.一種半導體器件，其特征在于，包括：
2.根據權利要求1所述的半導體器件，其特征在在于，所述第一覆蓋層和所述第二覆蓋層位于同一層。
3.根據權利要求1所述的半導體器件，其特征在于，包括：
4.根據權利要求3所述的半導體器件，其特征在于，
5.根據權利要求1所述的半導體器件，其特征在于，
6.根據權利要求1所述的半導體器件，其特征在于，所述柵金屬結構包括：
7.根據權利要求6所述的半導體器件，其特征在于，
8.根據權利要求7所述的半導體器件，其特征在于，所述第二覆蓋層與所述功函數金屬層中的任一層同一層設置。
9.一種半導體器件的制程方法，其特征在于，包括：
10.根據權利要求9所述的制程方法，其特征在于，
11.根據權利要求10所述的制程方法，其特征在于，所述第二覆蓋層設置于所述半導體器件漏極一端。
12.根據權利要求10所述的制程方法，其特征在于，所述柵金屬結構為后柵極結構，所述柵介質層的介電常數位于16～25的范圍之間；
13.根據權
14.根據權利要求13所述的制程方法，其特征在于，
15.根據權利要求9所述的制程方法，其特征在于，
...【技術特征摘要】
1.一種半導體器件，其特征在于，包括：
2.根據權利要求1所述的半導體器件，其特征在在于，所述第一覆蓋層和所述第二覆蓋層位于同一層。
3.根據權利要求1所述的半導體器件，其特征在于，包括：
4.根據權利要求3所述的半導體器件，其特征在于，
5.根據權利要求1所述的半導體器件，其特征在于，
6.根據權利要求1所述的半導體器件，其特征在于，所述柵金屬結構包括：
7.根據權利要求6所述的半導體器件，其特征在于，
8.根據權利要求7所述的半導體器件，其特征在于，所述第二覆蓋層與所述功函數金屬層中的任...
【專利技術屬性】
技術研發人員：王亢，李少劍，蔡建祥，
申請(專利權)人：武漢新芯集成電路股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。