【技術實現步驟摘要】
本專利技術涉及半導體集成電路制造領域，尤其涉及一種半導體結構及其形成方法。
技術介紹
1、隨著半導體集成電路(integrated?circuit，ic)產業的快速成長，半導體技術在摩爾定律的驅動下持續地朝更小的工藝節點邁進，使得集成電路朝著體積更小、電路精密度更高、電路復雜度更高的方向發展。
2、隨著集成電路特征尺寸持續減小，為了適應更小的特征尺寸，金屬-氧化物-半導體場效應晶體管(metal-oxide-semiconductor?field-effect?transistor，mosfet)的溝道長度也相應不斷縮短。
3、然而，隨著器件溝道長度的縮短，器件源極與漏極間的距離也隨之縮短，因此柵極結構對溝道的控制能力隨之變差，柵極電壓夾斷(pinch?off)溝道的難度也越來越大，使得亞閾值漏電(sub-threshold?leakage)現象，即所謂的短溝道效應(short-channeleffects，sce)更容易發生。
技術實現思路
1、本專利技術解決的問題是提供了一種半導體結構及其形成方法，能夠提高所形成的半導體結構的性能。
2、為解決上述問題，本專利技術提供了一種半導體結構的形成方法，所述方法包括：
3、提供基底，所述基底包括襯底；
4、形成凸出于所述襯底的柵極結構；
5、去除所述柵極結構一側部分厚度的襯底，使所述柵極結構一側的襯底的頂部表面低于所述柵極結構另一側的襯底的頂部表面；
6
7、可選地，所述柵極結構一側的襯底的頂部表面與所述柵極結構另一側的襯底的頂部表面之間的高度差為10nm至100nm。
8、可選地，采用回刻蝕工藝去除所述柵極結構一側部分厚度的襯底，使所述柵極結構一側的襯底的頂部表面低于所述柵極結構另一側的襯底的頂部表面。
9、可選地，去除所述柵極結構一側的部分厚度的所述襯底，使所述柵極結構一側的襯底的頂部表面低于所述柵極結構另一側的襯底的頂部表面之后，還包括：對所述柵極結構一側的襯底執行離子注入工藝，使得所述柵極結構一側的襯底通過注入離子相連接，形成導電源線；
10、形成所述導電源線之后，對所述柵極結構兩側的襯底執行源漏注入工藝，在所述柵極結構一側的襯底內形成源區，并在所述柵極結構另一側的襯底內形成漏區。
11、可選地，所述離子注入工藝的工藝參數包括：注入離子為砷至磷，注入劑量為1e14atoms/cm2至9e15?atoms/cm2，注入能量為5kev至50kev。
12、可選地，在所述基底上形成分立的柵極結構之后，且去除所述柵極結構一側的部分厚度的所述襯底，使所述柵極結構一側的基底一側的襯底的頂部表面低于所述柵極結構另一側的基底一側的襯底的頂部表面之前，所述方法還包括：在所述柵極結構的側壁上形成側壁結構。
13、可選地，在所述柵極結構的側壁上形成側壁結構之前，所述方法還包括：執行輕摻雜工藝，在所述柵極結構兩側的襯底內形成輕摻雜區。
14、可選地，所述柵極結構包括柵絕緣層、位于所述柵絕緣層上的浮置柵層、位于所述浮置柵層上的柵間介質層和位于所述柵間介質層上的控制柵層。
15、可選地，所述基底還包括位于所述襯底內的隔離結構；
16、形成所述隔離結構、所述柵極結構，并使所述柵極結構一側的襯底的頂部表面低于所述柵極結構另一側的襯底的頂部表面的步驟包括：圖形化部分厚度的所述襯底，形成第一溝槽；在所述第一溝槽的底部和側壁上形成柵絕緣膜；在所述柵絕緣膜上形成填充所述第一溝槽的浮柵材料層；圖形化所述浮柵材料層和部分厚度的所述襯底，形成第二溝槽；在所述第二溝槽內填充形成隔離材料層；去除部分高度的所述隔離材料層，使剩余所述隔離材料層形成隔離結構；形成保形覆蓋所述隔離結構、所述襯底和所述浮柵材料層的初始柵間介質層；在所述初始柵間介質層上形成控制柵材料層；圖形化控制柵材料層、初始柵間介質層和所述浮柵材料層，直至暴露出所述第一溝槽底部的部分襯底的頂部表面，在所述柵絕緣層上形成所述浮置柵層、位于所述浮置柵層上的柵間介質層和位于柵間介質層上且橫跨所述浮置柵層的控制柵層，所述柵絕緣層、所述浮置柵層、所述柵間介質層和所述控制柵層構成所述柵極結構，并使位于所述柵極結構的一側的襯底的頂部表面低于所述柵極結構的另一側的襯底的頂部表面。
17、可選地，形成所述第一溝槽之前，還在所述襯底上形成襯墊層；
18、圖形化部分厚度的所述襯底的過程中，還圖形了所述襯墊層；
19、圖形化控制柵材料層、初始柵間介質層和所述浮柵材料層的過程中，圖形化所述控制柵材料層和初始柵間介質層形成柵間介質層和所述控制柵層之后，以所述襯墊層為刻蝕停止層，去除位于所述控制柵層一側且位于所述第一溝槽內的所述浮柵材料層，直至露出所述第一溝槽底部的部分襯底的頂部表面，使所述浮柵材料層形成浮置柵層，并使位于所述柵極結構的一側的襯底的頂部表面低于所述柵極結構的另一側的襯底的頂部表面。
20、可選地，所述襯墊層包括第一子襯墊層和位于所述第一子襯墊層上的第二子襯墊層。
21、可選地，所述第一子襯墊層的材料包括氧化硅，所述第二子襯墊層的材料包括氮化硅。
22、可選地，對所述柵極結構兩側的襯底執行源漏注入工藝之后，所述方法還包括：執行金屬硅化物工藝，將所述柵極結構的頂部轉化為第一金屬硅化物層。
23、相應地，本專利技術實施例還提供了一種半導體結構，包括：
24、基底，所述基底包括襯底；
25、柵極結構，凸出于所述襯底；
26、源區，位于所述柵極結構一側的襯底內；
27、漏區，位于所述柵極結構另一側的襯底內，且所述漏區的頂部表面高于所述源區的頂部表面。
28、可選地，所述源區的頂部表面與所述漏區的頂部表面之間的高度差為10nm至100nm。
29、可選地，所述半導體結構還包括：側壁結構，位于所述柵極結構的側壁上。
30、可選地，所述半導體結構還包括：輕摻雜區，位于所述柵極結構兩側的襯底內。
31、可選地，所述柵極結構包括柵絕緣層、位于所述柵絕緣層上的浮置柵層、位于所述浮置柵層上的柵間介質層和位于所述柵間介質層上的控制柵層。
32、可選地，所述基底還包括位于所述襯底內的隔離結構。
33、可選地，所述半導體結構還包括：第一金屬硅化物層，位于所述柵極結構的頂部上。
34、與現有技術相比，本專利技術的技術方案具有以下優點：
35、本專利技術實施例提供的半導體結構的形成方法包括：提供基底，所述基底包括襯底；形成凸出于所述襯底的柵極結構；去除所述柵極結構一側的部分厚度的所述襯底，使所述柵極結構一側的襯底的頂部表面低于所述柵極結構另一側的襯底的頂部表面；對所述柵極結構本文檔來自技高網...
【技術保護點】
1.一種半導體結構的形成方法，其特征在于，包括：
2.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述柵極結構一側的襯底的頂部表面與所述柵極結構另一側的襯底的頂部表面之間的高度差為10nm至100nm。
3.根據權利要求1所述的半導體結構的形成方法，其特征在于，采用回刻蝕工藝去除所述柵極結構一側部分厚度的襯底，使所述柵極結構一側的襯底的頂部表面低于所述柵極結構另一側的襯底的頂部表面。
4.根據權利要求1所述的半導體結構的形成方法，其特征在于，去除所述柵極結構一側的部分厚度的所述襯底，使所述柵極結構一側的襯底的頂部表面低于所述柵極結構另一側的襯底的頂部表面之后，還包括：對所述柵極結構一側的襯底執行離子注入工藝，使得所述柵極結構一側的襯底通過注入離子相連接，形成導電源線；
5.根據權利要求4所述的半導體結構的形成方法，其特征在于，所述離子注入工藝的工藝參數包括：注入離子為砷至磷，注入劑量為1E14?atoms/cm2至9E15?atoms/cm2，注入能量為5KeV至50KeV。
6.根據權利要求1所述的半導體結構
7.根據權利要求6所述的半導體結構的形成方法，其特征在于，在所述柵極結構的側壁上形成側壁結構之前，還包括：執行輕摻雜工藝，在所述柵極結構兩側的襯底內形成輕摻雜區。
8.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述柵極結構包括柵絕緣層、位于所述柵絕緣層上的浮置柵層、位于所述浮置柵層上的柵間介質層和位于所述柵間介質層上的控制柵層。
9.根據權利要求8所述的半導體結構的形成方法，其特征在于，所述基底還包括位于所述襯底內的隔離結構；
10.根據權利要求9所述的半導體結構的形成方法，其特征在于，形成所述第一溝槽之前，還在所述襯底上形成襯墊層；
11.根據權利要求10所述的半導體結構的形成方法，其特征在于，所述襯墊層包括第一子襯墊層和位于所述第一子襯墊層上的第二子襯墊層。
12.根據權利要求11所述的半導體結構的形成方法，其特征在于，所述第一子襯墊層的材料包括氧化硅，所述第二子襯墊層的材料包括氮化硅。
13.根據權利要求1所述的半導體結構的形成方法，其特征在于，對所述柵極結構兩側的襯底執行源漏注入工藝之后，還包括：執行金屬硅化物工藝，將所述柵極結構的頂部轉化為第一金屬硅化物層。
14.一種半導體結構，其特征在于，包括：
15.根據權利要求14所述的半導體結構，其特征在于，所述源區的頂部表面與所述漏區的頂部表面之間的高度差為10nm至100nm。
16.根據權利要求14所述的半導體結構，其特征在于，還包括：側壁結構，位于所述柵極結構的側壁上。
17.根據權利要求14所述的半導體結構，其特征在于，還包括：輕摻雜區，位于所述柵極結構兩側的襯底內。
18.根據權利要求14所述的半導體結構，其特征在于，所述柵極結構包括柵絕緣層、位于所述柵絕緣層上的浮置柵層、位于所述浮置柵層上的柵間介質層和位于所述柵間介質層上的控制柵層。
19.根據權利要求14所述的半導體結構，其特征在于，所述基底還包括位于所述襯底內的隔離結構。
20.根據權利要求14所述的半導體結構，其特征在于，還包括：第一金屬硅化物層，位于所述柵極結構的頂部上。
...【技術特征摘要】
1.一種半導體結構的形成方法，其特征在于，包括：
2.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述柵極結構一側的襯底的頂部表面與所述柵極結構另一側的襯底的頂部表面之間的高度差為10nm至100nm。
3.根據權利要求1所述的半導體結構的形成方法，其特征在于，采用回刻蝕工藝去除所述柵極結構一側部分厚度的襯底，使所述柵極結構一側的襯底的頂部表面低于所述柵極結構另一側的襯底的頂部表面。
4.根據權利要求1所述的半導體結構的形成方法，其特征在于，去除所述柵極結構一側的部分厚度的所述襯底，使所述柵極結構一側的襯底的頂部表面低于所述柵極結構另一側的襯底的頂部表面之后，還包括：對所述柵極結構一側的襯底執行離子注入工藝，使得所述柵極結構一側的襯底通過注入離子相連接，形成導電源線；
5.根據權利要求4所述的半導體結構的形成方法，其特征在于，所述離子注入工藝的工藝參數包括：注入離子為砷至磷，注入劑量為1e14?atoms/cm2至9e15?atoms/cm2，注入能量為5kev至50kev。
6.根據權利要求1所述的半導體結構的形成方法，其特征在于，在所述基底上形成分立的柵極結構之后，且去除所述柵極結構一側的部分厚度的所述襯底，使所述柵極結構一側的基底一側的襯底的頂部表面低于所述柵極結構另一側的基底一側的襯底的頂部表面之前，還包括：在所述柵極結構的側壁上形成側壁結構。
7.根據權利要求6所述的半導體結構的形成方法，其特征在于，在所述柵極結構的側壁上形成側壁結構之前，還包括：執行輕摻雜工藝，在所述柵極結構兩側的襯底內形成輕摻雜區。
8.根據權利要求1所述的半導體結構的形成方法，其特征在于，所述柵極結構包括柵絕緣層、位于所述柵絕緣層上的浮置柵層、位于所述浮置柵層上的柵間介質層...
【專利技術屬性】
技術研發人員：黃興凱，
申請(專利權)人：中芯國際集成電路制造北京有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。