System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內(nèi)的位置。 參數(shù)名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術(shù)實現(xiàn)步驟摘要】
本申請涉及半導體,特別涉及一種半導體結(jié)構(gòu)的制造方法及半導體結(jié)構(gòu)。
技術(shù)介紹
1、常見的半導體封裝工藝中,例如系統(tǒng)級封裝工藝中,可將電氣元件例如芯片及無源器件在水平方向上間隔排布。電氣元件的焊端凸出時,半導體封裝工藝可包含下述過程:首先在硅襯底上制備再布線層;之后將電氣元件貼裝在再布線層上,電氣元件的焊端朝向再布線層;之后將電氣元件的焊端與再布線層相連;之后形成包封再布線層及電氣元件的塑封層;最后采用研磨工藝去除硅襯底。
2、上述半導體封裝技術(shù)中硅襯底被消耗,無法重復利用,導致半導體封裝工藝的成本較高。
技術(shù)實現(xiàn)思路
1、本申請實施例提供了一種半導體結(jié)構(gòu)的制造方法及半導體結(jié)構(gòu)。
2、本申請實施例的第一方面提供了一種半導體結(jié)構(gòu)的制造方法。所述制造方法包括:
3、在載板的一側(cè)設置粘結(jié)層;
4、將至少一個電氣元件置于所述粘結(jié)層背離所述載板的一側(cè),至少一個所述電氣元件包括本體及凸出于所述本體的焊端,所述焊端朝向所述載板且所述焊端至少部分進入所述粘結(jié)層;
5、在所述粘結(jié)層上形成塑封層,所述塑封層至少包封所述電氣元件的側(cè)面;
6、去除所述載板及所述粘結(jié)層,所述焊端進入所述粘結(jié)層的部分露出;
7、在所述電氣元件設有所述焊端的一側(cè)形成再布線層,所述再布線層與所述焊端電連接。
8、在一個實施例中,所述粘結(jié)層的厚度與所述焊端進入所述粘結(jié)層的部分的厚度的比值大于或等于2。
9、在一個實施例中,所述在
10、所述再布線層至少部分位于所述導電結(jié)構(gòu)背離所述電氣元件的一側(cè),且與所述導電結(jié)構(gòu)電連接。
11、在一個實施例中,所述在所述電氣元件設有焊端的一側(cè)形成導電結(jié)構(gòu)之前,所述半導體結(jié)構(gòu)的制備方法還包括:在所述焊端露出的表面設置助焊劑;
12、所述在所述焊端露出的表面形成導電結(jié)構(gòu),包括:在所述電氣元件背離所述本體的一側(cè)設置導電薄膜,所述導電薄膜覆蓋所述助焊劑;將所述導電薄膜與所述焊端焊接在一起;對所述導電薄膜進行圖形化處理,得到所述導電結(jié)構(gòu)。
13、在一個實施例中,所述導電結(jié)構(gòu)與所述焊端一一對應,所述導電結(jié)構(gòu)在所述平面上的正投影的面積大于對應的所述焊端露出所述塑封層的部分在所述平面上的正投影的面積。
14、在一個實施例中,所述將所述導電薄膜與所述焊端焊接在一起之前,所述半導體結(jié)構(gòu)的制造方法還包括:
15、采用真空吸附的方式使所述導電薄膜與所述焊端表面的助焊劑貼合。
16、在一個實施例中,所述導電薄膜的厚度范圍為10μm~35μm。
17、在一個實施例中,所述導電結(jié)構(gòu)的材料與所述再布線層的材料相同。
18、在一個實施例中,所述至少一個電氣元件包括第一芯片,所述第一芯片包括第一焊墊,所述將至少一個電氣元件置于所述粘結(jié)層背離所述載板的一側(cè)后,所述第一焊墊朝向所述粘結(jié)層;
19、所述將至少一個電氣元件置于所述粘結(jié)層背離所述載板的一側(cè)之前,所述半導體結(jié)構(gòu)的制造方法還包括:在所述第一焊墊的表面形成保護結(jié)構(gòu),所述保護結(jié)構(gòu)的材料為導電材料;
20、所述再布線層與所述導電材料電連接;
21、和/或,
22、所述至少一個電氣元件包括第二芯片,所述第二芯片包括第二焊墊;
23、所述將至少一個電氣元件置于所述粘結(jié)層背離所述載板的一側(cè)之前,所述半導體結(jié)構(gòu)的制造方法還包括:在所述第二芯片上形成覆蓋所述第二焊墊的絕緣層;
24、所述在所述電氣元件設有焊端的一側(cè)形成再布線層之前,所述半導體結(jié)構(gòu)的制造方法還包括:在所述絕緣層上形成暴露所述第二焊墊的開孔;
25、所述再布線層通過所述開孔與所述第二焊墊電連接。
26、在一個實施例中,所述電氣元件包括芯片、電感、電阻及電容中的至少一種。
27、本申請實施例的第二方面提供了一種半導體結(jié)構(gòu),所述半導體結(jié)構(gòu)包括:
28、電氣元件,至少一個所述電氣元件包括本體及凸出于所述本體的焊端;
29、塑封層,至少包封所述電氣元件的側(cè)面;
30、導電結(jié)構(gòu),與所述焊端一一對應,所述導電結(jié)構(gòu)覆蓋對應的所述焊端露出所述塑封層的表面且與所述焊端焊接,所述導電結(jié)構(gòu)的材料與所述焊端的材料不同;
31、再布線層,位于所述導電結(jié)構(gòu)背離所述電氣元件的一側(cè),與所述導電結(jié)構(gòu)電連接。
32、本申請實施例所達到的主要技術(shù)效果是:
33、本申請實施例提供的半導體結(jié)構(gòu)的制造方法及半導體結(jié)構(gòu),在制造過程中,由于至少一個電氣元件包括本體及凸出于本體的焊端,電氣元件置于粘結(jié)層背離載板的一側(cè)后凸出于本體的焊端至少部分進入粘結(jié)層,粘結(jié)層可使電氣元件粘附于載板上,且在形成塑封層后焊端進入粘結(jié)層的部分不會被塑封層包封,則在將粘結(jié)層及載板去除后焊端進入粘結(jié)層的部分露出,從而再布線層可與焊端接觸來實現(xiàn)二者的電連接。本申請實施例中載板去除后可循環(huán)利用,有助于降低半導體結(jié)構(gòu)的制造成本。
本文檔來自技高網(wǎng)...【技術(shù)保護點】
1.一種半導體結(jié)構(gòu)的制造方法,其特征在于,所述制造方法包括:
2.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述粘結(jié)層的厚度與所述焊端進入所述粘結(jié)層的部分的厚度的比值大于或等于2。
3.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述在所述電氣元件設有焊端的一側(cè)形成再布線層之前,所述半導體結(jié)構(gòu)的制備方法還包括:在所述焊端露出的表面形成導電結(jié)構(gòu),所述導電結(jié)構(gòu)在所述塑封層背離所述焊端的表面所在平面的正投影覆蓋所述焊端露出所述塑封層的部分在所述平面上的正投影,所述導電結(jié)構(gòu)的材料與所述焊端的材料不同;
4.根據(jù)權(quán)利要求3所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述在所述電氣元件設有焊端的一側(cè)形成導電結(jié)構(gòu)之前,所述半導體結(jié)構(gòu)的制備方法還包括:在所述焊端露出的表面設置助焊劑;
5.根據(jù)權(quán)利要求4所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述導電結(jié)構(gòu)與所述焊端一一對應,所述導電結(jié)構(gòu)在所述平面上的正投影的面積大于對應的所述焊端露出所述塑封層的部分在所述平面上的正投影的面積。
6.根據(jù)權(quán)利要求4所述的半導體結(jié)構(gòu)的制造方
7.根據(jù)權(quán)利要求4所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述導電薄膜的厚度范圍為10μm~35μm;和/或,
8.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述至少一個電氣元件包括第一芯片,所述第一芯片包括第一焊墊,所述將至少一個電氣元件置于所述粘結(jié)層背離所述載板的一側(cè)后,所述第一焊墊朝向所述粘結(jié)層;
9.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述電氣元件包括芯片、電感、電阻及電容中的至少一種。
10.一種半導體結(jié)構(gòu),其特征在于,所述半導體結(jié)構(gòu)包括:
...【技術(shù)特征摘要】
1.一種半導體結(jié)構(gòu)的制造方法,其特征在于,所述制造方法包括:
2.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述粘結(jié)層的厚度與所述焊端進入所述粘結(jié)層的部分的厚度的比值大于或等于2。
3.根據(jù)權(quán)利要求1所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述在所述電氣元件設有焊端的一側(cè)形成再布線層之前,所述半導體結(jié)構(gòu)的制備方法還包括:在所述焊端露出的表面形成導電結(jié)構(gòu),所述導電結(jié)構(gòu)在所述塑封層背離所述焊端的表面所在平面的正投影覆蓋所述焊端露出所述塑封層的部分在所述平面上的正投影,所述導電結(jié)構(gòu)的材料與所述焊端的材料不同;
4.根據(jù)權(quán)利要求3所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述在所述電氣元件設有焊端的一側(cè)形成導電結(jié)構(gòu)之前,所述半導體結(jié)構(gòu)的制備方法還包括:在所述焊端露出的表面設置助焊劑;
5.根據(jù)權(quán)利要求4所述的半導體結(jié)構(gòu)的制造方法,其特征在于,所述導電...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員:周文武,
申請(專利權(quán))人:矽磐微電子重慶有限公司,
類型:發(fā)明
國別省市:
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。