【技術實現步驟摘要】
實施方式涉及一種半導體存儲裝置。
技術介紹
1、作為能非易失地存儲數據的半導體存儲裝置，已知有nand(not-and：與非)型閃存。在nand型閃存這樣的半導體存儲裝置中，為了高集成化、大容量化而采用3維的存儲器構造。
技術實現思路
1、本專利技術提供一種抑制可靠性降低的半導體存儲裝置。
2、實施方式的半導體存儲裝置具備：半導體襯底，包含元件區域、與在元件區域中沿第1方向依序相互離開排列的分別為源極區域或漏極區域的第1區域、第2區域及第3區域；第1導電體層，設置在元件區域的上方，具有第1開口部；第2導電體層，設置在元件區域的上方，具有第2開口部，在第1方向上與第1導電體層離開排列；第1接點，連接到第1區域，通過第1開口部；第2接點，連接到第3區域，通過第2開口部；第1存儲胞元，連接到第1接點；第2存儲胞元，連接到第2接點；以及第3導電體層及第4導電體層，在元件區域的上方設置在第1導電體層與第2導電體層之間，且在第1方向上依序相互離開排列；且第3導電體層與第1導電體層離開配置；第4導電體層與第2導電體層離開配置；第1導電體層及第1接點以成為大致相同電位的方式相互連接；第2導電體層及第2接點以成為大致相同電位的方式相互連接。
【技術保護點】
1.一種半導體存儲裝置，具備：
2.根據權利要求1所述的半導體存儲裝置，其中還具備：第3接點，連接到所述第2區域，通過所述第3導電體層與所述第4導電體層之間。
3.根據權利要求2所述的半導體存儲裝置，其中還具備：第5導電體層，在所述元件區域的上方設置在所述第3導電體層與所述第4導電體層之間，具有供所述第3接點通過的第3開口部；且
4.根據權利要求3所述的半導體存儲裝置，其中所述第1導電體層具有從與所述第3導電體層對向的所述第1導電體層的端部到達所述第1開口部的第1狹縫；
5.根據權利要求3所述的半導體存儲裝置，其中從與所述半導體襯底大致垂直的方向觀察，所述第1導電體層、所述第2導電體層、所述第3導電體層、所述第4導電體層及所述第5導電體層配置在設置于所述半導體襯底的有源區域的內側。
6.根據權利要求3所述的半導體存儲裝置，其中從與所述半導體襯底大致垂直的方向觀察，所述第1導電體層、所述第2導電體層及所述第5導電體層設置在設于所述半導體襯底的有源區域的內側；
7.根據權利要求2所述的半導體存儲裝置，其中從與所述
8.根據權利要求1所述的半導體存儲裝置，其中從與所述半導體襯底大致垂直的方向觀察，所述第1區域及所述第3導電體層相互重疊。
9.根據權利要求8所述的半導體存儲裝置，其中從與所述半導體襯底大致垂直的方向觀察，所述第1區域及所述第3導電體層在所述第1方向上在0.2μm～0.6μm的范圍內相互重疊。
...【技術特征摘要】
1.一種半導體存儲裝置，具備：
2.根據權利要求1所述的半導體存儲裝置，其中還具備：第3接點，連接到所述第2區域，通過所述第3導電體層與所述第4導電體層之間。
3.根據權利要求2所述的半導體存儲裝置，其中還具備：第5導電體層，在所述元件區域的上方設置在所述第3導電體層與所述第4導電體層之間，具有供所述第3接點通過的第3開口部；且
4.根據權利要求3所述的半導體存儲裝置，其中所述第1導電體層具有從與所述第3導電體層對向的所述第1導電體層的端部到達所述第1開口部的第1狹縫；
5.根據權利要求3所述的半導體存儲裝置，其中從與所述半導體襯底大致垂直的方向觀察，所述第1導電體層、所述第2導電體層、所述第3導電體層、所述第4導電體層及所述第5導電體層配置在設置于所述半導體襯底的有源區域的內...
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。