【技術實現步驟摘要】
本專利技術屬于半導體器件，具體涉及一種內嵌flr掩埋jte的半導體終端結構及其制作方法以及包含該半導體終端結構的半導體器件。
技術介紹
1、寬禁帶半導體器件的pn結由于存在曲率效應，導致結邊緣處的電場聚集，造成器件的反向阻斷能力嚴重退化，進而導致器件被提前擊穿，極大地降低了器件的耐壓水平。為了解決前述問題，通常在半導體器件中設計終端結構來調整電場的分布，提高器件的擊穿電壓。
2、目前，商業化的寬禁帶半導體器件（例如碳化硅器件）中常用的終端結構為場限環（flr）或/和結終端擴展（jte）結構。僅有場限環的終端設計，雖然工藝簡單容易實現，器件性能也較為穩定，但是需要占據更多的芯片面積，降低了芯片的利用率。僅有jte的終端設計，雖然具有更高的效率，但是器件對截面電荷更敏感，制備工藝也更復雜，從而導致制造成本也更高。因而，flr和jte結合的終端結構能夠更好地緩解電場集中現象。
3、然而，隨著寬禁帶半導體器件外延結構的多樣化，尤其是在溝槽型mosfet（金屬-氧化物-半導體場效應晶體管）器件中，由于設計了對溝槽柵的槽角進行保護的摻雜區，導致器件的終端區無法使用常規的flr或jte結構。因為對溝槽柵的槽角進行保護的外延結構會屏蔽所有的flr和jte的作用，導致終端結構失效。
技術實現思路
1、基于上述技術問題，本專利技術提供一種內嵌flr掩埋jte的半導體終端結構。該半導體終端結構能夠穩定地應用于存在柵極槽角保護區的半導體器件中，并能夠優化器件的電場分布，提升器件的擊
2、具體地，為了實現上述目的，本專利技術采用如下技術方案：
3、一種內嵌flr掩埋jte的寬禁帶半導體終端結構，包括依次疊加的襯底、外延層和層間介質層；所述外延層中設置有埋層和位于所述埋層之上的阱區；所述埋層被分隔區分隔成多個掩埋懸浮jte分區；至少在離半導體器件主結區最近的所述外延層中，設置有若干個場限環；所述襯底、所述外延層和所述分隔區的摻雜類型均為第一類型；所述埋層、所述阱區和所述場限環的摻雜類型均為第二類型。
4、在優選的方案中，所述分隔區為第一摻雜區，所述第一摻雜區的摻雜濃度大于所述外延層的摻雜濃度。
5、在進一步優選的方案中，所述第一摻雜區為多層結構，每一層沿所述襯底到所述層間介質層的方向上的尺寸都不相同。
6、在優選的方案中，所述埋層和所述阱區之間的所述外延層中設置有電場阻擋層。
7、在優選的方案中，所述場限環中設置有第一溝槽；所述第一溝槽被所述層間介質層填充。
8、在進一步優選的方案中，所述第一溝槽為多級溝槽。
9、本專利技術還提供所述內嵌flr掩埋jte的寬禁帶半導體終端結構的制備方法，包括以下步驟：
10、s1、在襯底上生長外延層，并在所述外延層中形成埋層；所述埋層將所述外延層分成位于所述埋層之下的第一外延層和位于所述埋層之上的第二外延層；在所述埋層中形成分隔區，得到掩埋懸浮jte分區；
11、s2、在所述第二外延層的上層中形成阱區；
12、s3、在離半導體器件主結區最近的所述外延層中，形成由多個場限環組成的內嵌flr分區；
13、s4、在所述第二外延層的上表面沉積層間介質層。
14、本專利技術還提供一種包含所述內嵌flr掩埋jte的寬禁帶半導體終端結構半導體器件。
15、在優選的方案中，所述半導體器件包括位于主結區的所述外延層中的第二摻雜區，所述第二摻雜區的摻雜類型為第二類型。
16、在進一步優選的方案中，所述第二摻雜區中設置有第二溝槽，所述第二溝槽中被所述層間介質層填充。
17、與現有技術相比，本專利技術的技術方案具有以下有益效果：
18、（1）本專利技術中通過內嵌flr掩埋jte的復合終端結構設計，并調節每個掩埋懸浮jte分區沿主結區至終端區的方向上的尺寸，以及調節每個內嵌flr分區內flr的數量、每個flr的摻雜寬度和相鄰兩個flr之間的間距，從而使得器件的電場得到更好的分布，降低了電場聚集程度，提高了器件的耐壓能力。
19、（2）埋層中離主結區最遠（或者離劃片區最近）的分隔區作為電場截止區，可以防止電荷進入到劃片區，避免器件出現漏電情況；同時還能讓電場快速被截止，達到緩解電場強度和調節電場分布的目的。
20、（3）阱區能夠降低終端結構對界面電荷的敏感程度，防止電場從分隔區向器件表面聚集。同時，阱區還可以作為一層jte結構，進一步優化器件內部的電場分布，提升器件的耐壓能力。
21、（4）電場阻擋層能夠進一步阻擋穿過分隔區的電場，對器件內部的電場分布進行優化，從而進一步提升器件的擊穿特性。
本文檔來自技高網...【技術保護點】
1.一種內嵌FLR掩埋JTE的寬禁帶半導體終端結構，其特征在于，包括依次疊加的襯底、外延層和層間介質層；所述外延層中設置有埋層和位于所述埋層之上的阱區；所述埋層被分隔區分隔成多個掩埋懸浮JTE分區；至少在離半導體器件主結區最近的所述外延層中，設置有若干個場限環；所述襯底、所述外延層和所述分隔區的摻雜類型均為第一類型；所述埋層、所述阱區和所述場限環的摻雜類型均為第二類型。
2.根據權利要求1所述的半導體終端結構，其特征在于，所述分隔區為第一摻雜區，所述第一摻雜區的摻雜濃度大于所述外延層的摻雜濃度。
3.根據權利要求2所述的半導體終端結構，其特征在于，所述第一摻雜區為多層結構，每一層沿所述襯底到所述層間介質層的方向上的尺寸都不相同。
4.根據權利要求1所述的半導體終端結構，其特征在于，所述埋層和所述阱區之間的所述外延層中設置有電場阻擋層。
5.根據權利要求1所述的半導體終端結構，其特征在于，所述場限環中設置有第一溝槽；所述第一溝槽被所述層間介質層填充。
6.根據權利要求5所述的半導體終端結構，其特征在于，所述第一溝槽為多級溝
7.權利要求1~6任一項所述的半導體終端結構的制備方法，其特征在于，包括以下步驟：
8.一種半導體器件，其特征在于，包含權利要求1~6任一項所述的半導體終端結構。
9.根據權利要求8所述的半導體器件，其特征在于，包括位于主結區的所述外延層中的第二摻雜區，所述第二摻雜區的摻雜類型為第二類型。
10.根據權利要求9所述的半導體器件，其特征在于，所述第二摻雜區中設置有第二溝槽，所述第二溝槽中被所述層間介質層填充。
...【技術特征摘要】
1.一種內嵌flr掩埋jte的寬禁帶半導體終端結構，其特征在于，包括依次疊加的襯底、外延層和層間介質層；所述外延層中設置有埋層和位于所述埋層之上的阱區；所述埋層被分隔區分隔成多個掩埋懸浮jte分區；至少在離半導體器件主結區最近的所述外延層中，設置有若干個場限環；所述襯底、所述外延層和所述分隔區的摻雜類型均為第一類型；所述埋層、所述阱區和所述場限環的摻雜類型均為第二類型。
2.根據權利要求1所述的半導體終端結構，其特征在于，所述分隔區為第一摻雜區，所述第一摻雜區的摻雜濃度大于所述外延層的摻雜濃度。
3.根據權利要求2所述的半導體終端結構，其特征在于，所述第一摻雜區為多層結構，每一層沿所述襯底到所述層間介質層的方向上的尺寸都不相同。
4.根據權利要求1所述的半導體終端結構，其特征在于，所述...
【專利技術屬性】
技術研發人員：袁俊，成志杰，郭飛，王寬，陳偉，吳陽陽，
申請(專利權)人：湖北九峰山實驗室，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。