【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及集成電路，更具體地說，它涉及一種高速同步sar?adc開關(guān)電路。
技術(shù)介紹
1、sar?adc（逐次逼近型模數(shù)轉(zhuǎn)換器）以其小面積以及低功耗高性能獲得廣泛應(yīng)用。圖1為同步sar?adc框圖，主要由電容dac(digital?to?analog?converter)陣列、比較器、ref電路（參考電平驅(qū)動電路）、時(shí)鐘邏輯以及數(shù)據(jù)邏輯構(gòu)成；同步sar?adc以其高穩(wěn)定性，低噪聲以及結(jié)構(gòu)簡單經(jīng)常作為通用型adc的優(yōu)先選擇。通用型adc要求輸入范圍達(dá)到軌到軌的范圍，因此參考電平會通過封裝線往外連接到片外，在板上連接到電源電壓上。當(dāng)adc的采樣率達(dá)到ms/s（兆采樣每秒）且adc的分辨率≥12bit（12位）時(shí)，由于封裝的寄生電感，adc的速度將受限于參考電平的建立，使得adc需要大量去耦電容，這使得adc的應(yīng)用還需要配合可觀的額外的面積來放置去耦電容。
技術(shù)實(shí)現(xiàn)思路
1、針對現(xiàn)有技術(shù)存在的不足，本專利技術(shù)的目的在于提供一種高速同步sar?adc開關(guān)電路。
2、本專利技術(shù)的目的可以通過以下技術(shù)方案實(shí)現(xiàn)：
3、一種高速同步sar?adc開關(guān)電路，包括粗逐次逼近、細(xì)逐次逼近以及時(shí)鐘產(chǎn)生電路構(gòu)成；
4、其中粗逐次逼近包括cdac，ccmp和csar_log；輸入信號以及adc的參考電平vrefp和vrefn輸入到cdac的開關(guān)陣列上，cdac的電容頂板vtop_cp和vtop_cn連接到比較器ccmp的輸入端，ccmp的時(shí)鐘信號為ccmp_en，ccm
5、cdac由m位的開關(guān)電容陣列組成，采用下級板采樣的采樣方式并且使用分裂電容的方式將每位電容拆分成2個(gè)半個(gè)電容，在電容切換的時(shí)候，分別將差分電容陣列到對應(yīng)電容切vrefp和vrefn來保持電容陣列的輸出共模電平不變；
6、細(xì)逐次逼近包括fdac，?fcmp和?fsar_log；fdac由n位的開關(guān)電容陣列組成，采用下級板采樣的采樣方式并且使用分裂電容的方式，其中?n位電容陣列的前m位開關(guān)由csar_log來控制，前m位的電容到不需要采用分裂電容，在后面接了相同尺寸大小的電容并分裂成2個(gè)相同大小的電容和作為冗余位電容，該冗余位以及后面的電容采用分裂電容切換方式；
7、fcmp的輸出qfp和qfn輸入到fsar_log模塊，fsar_log模塊產(chǎn)生fdac_ctl<n-m:1>，作為fdac的低位開關(guān)電容輸入控制信號，fsar_log模塊輸出dout作為adc逐次逼近的數(shù)字輸出。
8、作為本專利技術(shù)進(jìn)一步的方案，采樣開關(guān)只存在于到和，上。
9、作為本專利技術(shù)進(jìn)一步的方案，從和到和對應(yīng)的開關(guān)為nmos接vrefn，pmos接vrefp到普通開關(guān)，和對應(yīng)的開關(guān)為nmos接vrefn，pmos接vrefp到普通開關(guān)以及由自舉開關(guān)控制的nmos開關(guān)連接到輸入端vip。
10、作為本專利技術(shù)進(jìn)一步的方案，到電容對應(yīng)的開關(guān)由自舉開關(guān)控制的nmos器件m0連接到輸入信號vip，nmos器件m2作為強(qiáng)下拉開關(guān)接vrefn，pmos器件m1作為強(qiáng)上拉開關(guān)接vrefp，nmos器件m4串聯(lián)電阻r2作為弱下拉開關(guān)接vrefn，pmos器件m3串聯(lián)電阻r1作為弱上拉開關(guān)接vrefp。
11、與現(xiàn)有方案相比，本專利技術(shù)的有益效果：
12、本專利技術(shù)通過粗逐次逼近和細(xì)逐次逼近結(jié)合弱上拉弱下拉開關(guān)，冗余位電容以及相應(yīng)的時(shí)序控制，能夠緩解高精度高速同步sar?adc由于vrefp，vrefn經(jīng)由封裝到寄生電感而需求的片內(nèi)去耦電容，從而起到減小芯片面積以及提高sar?adc到采樣速度。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種高速同步SAR?ADC開關(guān)電路，其特征在于，包括粗逐次逼近、細(xì)逐次逼近以及時(shí)鐘產(chǎn)生電路構(gòu)成；
2.根據(jù)權(quán)利要求1所述的一種高速同步SAR?ADC開關(guān)電路，其特征在于，采樣開關(guān)存在于到和，上。
3.根據(jù)權(quán)利要求2所述的一種高速同步SAR?ADC開關(guān)電路，其特征在于，從和到和對應(yīng)的開關(guān)為NMOS接Vrefn，PMOS接Vrefp到普通開關(guān)，和對應(yīng)的開關(guān)為NMOS接Vrefn，PMOS接Vrefp到普通開關(guān)以及由自舉開關(guān)控制的NMOS開關(guān)連接到輸入端Vip。
4.根據(jù)權(quán)利要求3所述的一種高速同步SAR?ADC開關(guān)電路，其特征在于，到電容對應(yīng)的開關(guān)由自舉開關(guān)控制的NMOS器件M0連接到輸入信號Vip，NMOS器件M2作為強(qiáng)下拉開關(guān)接Vrefn，PMOS器件M1作為強(qiáng)上拉開關(guān)接Vrefp，NMOS器件M4串聯(lián)電阻R2作為弱下拉開關(guān)接Vrefn，PMOS器件M3串聯(lián)電阻R1作為弱上拉開關(guān)接Vrefp。
【技術(shù)特征摘要】
1.一種高速同步sar?adc開關(guān)電路，其特征在于，包括粗逐次逼近、細(xì)逐次逼近以及時(shí)鐘產(chǎn)生電路構(gòu)成；
2.根據(jù)權(quán)利要求1所述的一種高速同步sar?adc開關(guān)電路，其特征在于，采樣開關(guān)存在于到和，上。
3.根據(jù)權(quán)利要求2所述的一種高速同步sar?adc開關(guān)電路，其特征在于，從和到和對應(yīng)的開關(guān)為nmos接vrefn，pmos接vrefp到普通開關(guān)，和對應(yīng)的開關(guān)為nmos接vrefn，pmos接vre...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：林志倫，岳慶華，莊志青，
申請(專利權(quán))人：燦芯半導(dǎo)體上海股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。