【技術實現步驟摘要】
本專利技術涉及一種基于憶阻器實現二值布爾邏輯的方法，屬于存儲器。
技術介紹
1、憶阻器作為神經學習的基本單元，被認為是構建高密度電路和實現神經形態計算的最有前途的電子器件之一，可以有效地進行并行計算。它具有結構簡單、集成度高、操作速度快、功耗低等優點，并可實現突觸仿生功能，其高效的計算能力給傳統的計算系統帶來了改變。
2、然而，現有的基于憶阻器的邏輯電路大部分只停留在仿真層面，仿真結果的理想性使得其無法模擬器件在實際工作中的環境，如何應用具有穩定性能的憶阻器實物來構建和實現電路功能有待解決。
3、此外，現有的基于憶阻器的邏輯電路還有以imp邏輯門為基礎，利用電阻作為邏輯狀態來實現imp邏輯的方式，此種方式，存儲在憶阻器陣列中的輸入和輸出通過imp和false操作來執行基本的布爾函數，其中false操作為置零操作，以此來實現加法器的各種邏輯門及其級聯方法。然而，此種結構需要兩個順序的電壓來執行邏輯功能，并在陣列的每一行內有一個額外的電阻，從而導致一個復雜的控制電路和巨大的功耗。此外，實現邏輯函數時沒有特定的用于輸出的憶阻器，而是將輸出的信息存儲于輸入憶阻器中，這大大限制了其應用。
4、現有技術中還提出了一種憶阻器輔助(magic)邏輯結構，在magic邏輯架構中，輸入和輸出憶阻器被分離，邏輯功能的輸出結果存儲在專用憶阻器中，無需附加電阻。然而，由于其以電阻作為邏輯狀態的輸入和輸出，很難實現門電路的級聯。
5、因此，亟需提供一種更便捷、更簡單的邏輯電路實現方法，以解決現有的憶阻邏輯電路
技術實現思路
1、為了克服上述問題，本專利技術人進行了深入研究，設計出一種憶阻器，其特征在于，包括襯底1和設置在襯底1上方的阻變單元，
2、所述阻變單元2包括由下至上依次設置的底電極21、第二阻變層22、中間電極層23、第一阻變層24和頂電極25；
3、其中頂電極25、第一阻變層24、中間電極層23構成了上端雙極型阻變存儲器brs1；
4、中間電極層23、第二阻變層22、底電極21構成了下端雙極型阻變存儲器brs2。
5、在一個優選的實施方式中，所述底電極21部分外漏，在其上設置有信號接入線t1；
6、所述頂電極25上設置有信號接入線t2。
7、在一個優選的實施方式中，在襯底1上設置有多個阻變單元2，多個阻變單元2共用底電極21、第二阻變層22、中間電極層23和第一阻變層24。
8、在一個優選的實施方式中，所述底電極21為ito玻璃；
9、所述第二阻變層22為go：au?nps材質；
10、所述中間電極層23為鋁材質；
11、所述第一阻變層24為go：au?nps(氧化石墨烯：納米金顆粒)材質；
12、所述頂電極25為銀材質。
13、本專利技術還提供了一種憶阻器制作方法，包括以下步驟：
14、s1、將玻璃襯底上的ito作為底電極；
15、s2、配置go：au?nps溶液，旋涂在底電極上，形成第二阻變層；
16、s3、在第二阻變層上蒸鍍鋁，形成中央電極層；
17、s4、將go：au?nps溶液旋涂在中央電極層上，形成第一阻變層；
18、s5、在第一阻變層上蒸鍍銀，形成頂電極。
19、本專利技術還提供了一種基于憶阻器實現二值布爾邏輯的方法，采用上述憶阻器之一，包括以下步驟：
20、設置邏輯狀態表，邏輯表中設置有不同邏輯代碼；
21、根據邏輯狀態表，初始化憶阻器；
22、根據邏輯狀態表，將變量寫入憶阻器；
23、根據邏輯狀態表，讀取憶阻器的變量，讀取同時對憶阻器中變量進行改變，獲得邏輯結果。
24、在一個優選的實施方式中，所述邏輯狀態表中包括四個變量和一個輸出，四個變量分別為初始狀態s、t1寫入狀態、t2寫入狀態、讀取電壓狀態r，每個變量或輸出具有兩個狀態；
25、其中，初始狀態s用于表征憶阻器的高低組態狀態，包括hrs/lrs狀態和lrs/hrs狀態。
26、在一個優選的實施方式中，通過對t1、t2接入電壓信號，進行初始化憶阻器，確定初始狀態s的取值，
27、當|vt1-vt2|>2|vreset|時，初始狀態s為hrs/lrs狀態，表示為s＝1；
28、當|vt2-vt1|>2|vreset|時，初始狀態s為lrs/hrs狀態，表示為s＝0；
29、其中，vt1為信號接入線t1的輸入電壓，vt2為信號接入線t2的輸入電壓，vreset為上端雙極型阻變存儲器和下端雙極型阻變存儲器各自的復位電壓之和。
30、在一個優選的實施方式中，寫入憶阻器時，通過對t1和/或t2接入高電平，將t1寫入狀態、t2寫入狀態寫入憶阻器，
31、當信號接入線t1的接入電壓高于2|vreset|時，t1寫入狀態為1，否則t1寫入狀態為0；
32、當信號接入線t2的接入電壓高于2|vreset|時，t2寫入狀態為1，否則t2寫入狀態為0。
33、在一個優選的實施方式中，讀取憶阻器的狀態時，根據邏輯狀態表中讀取電壓狀態r，設置信號接入線t1、信號接入線t2的接入電壓，當r＝1時，設置：
34、2|vreset|>|vt1-vt2|>|vset|
35、當r＝0時，設置：
36、2|vreset|>|vt2-vt1|>|vset
37、其中，vt1為信號接入線t1的輸入電壓，vt2為信號接入線t2的輸入電壓，vset為上端雙極型阻變存儲器和下端雙極型阻變存儲器各自的置位電壓之和；
38、獲得的邏輯結果為：
39、
40、其中，s表示初始狀態，t1表示t1寫入狀態，t2表示t2寫入狀態，r表示讀取電壓狀態，上標一表示布爾值取反。
41、本專利技術所具有的有益效果包括：
42、(1)獲得的憶阻器具有較好的循環穩定性；
43、(2)制備方法操作簡單，成本低廉，易于實現小型化和集成化；
44、(3)本方法采用可重構的時序操作方案，利用互補阻性開關憶阻器的特性可以實現所有的16種二值布爾邏輯功能；
45、(4)操作簡單，步驟簡潔，成本低廉，易于實現基于阻變存儲器的邏輯運算，為其物理實現提供了新的思路，適合規模化工業應用。
本文檔來自技高網...【技術保護點】
1.一種憶阻器，其特征在于，包括襯底(1)和設置在襯底(1)上方的阻變單元，
2.根據權利要求1所述的憶阻器，其特征在于，
3.根據權利要求1所述的憶阻器，其特征在于，
4.根據權利要求1所述的憶阻器，其特征在于，
5.一種憶阻器制作方法，其特征在于，包括以下步驟：
6.一種基于憶阻器實現二值布爾邏輯的方法，采用如權利要求1-5之一所述憶阻器，其特征在于，包括以下步驟：
7.根據權利要求6所述的基于憶阻器實現二值布爾邏輯的方法，其特征在于，
8.根據權利要求7所述的基于憶阻器實現二值布爾邏輯的方法，其特征在于，
9.根據權利要求7所述的基于憶阻器實現二值布爾邏輯的方法，其特征在于，
10.根據權利要求7所述的基于憶阻器實現二值布爾邏輯的方法，其特征在于，
【技術特征摘要】
1.一種憶阻器，其特征在于，包括襯底(1)和設置在襯底(1)上方的阻變單元，
2.根據權利要求1所述的憶阻器，其特征在于，
3.根據權利要求1所述的憶阻器，其特征在于，
4.根據權利要求1所述的憶阻器，其特征在于，
5.一種憶阻器制作方法，其特征在于，包括以下步驟：
6.一種基于憶阻器實現二值布爾邏輯的方法，采用如權利要求1...
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。