【技術實現步驟摘要】
本專利技術涉及半導體，特別是涉及一種半導體器件的制造方法及半導體器件。
技術介紹
1、在集成電路的應用過程中，各類器件的性能會受到制造工藝的影響，因為在制造工藝過程中，各層材質之間因為材質不同，容易造成部分材質的損傷，進而影響了器件的電學性能。
2、當前的半導體器件中，晶圓堆疊結構在進行硅通孔工藝(through?silicon?via，tsv)時，經常會發生電弧(arcing)現象，而導致硅通孔內的其他材質的結構受損，從而影響器件的電氣性能和可靠性，并且受損的結構還可能導致電流泄露、電阻增加或信號傳輸延遲等問題，進而降低半導體器件的整體性能。
技術實現思路
1、本專利技術主要解決的技術問題是：提供一種半導體器件的制造方法及半導體器件，能有效降低器件出現電弧現象，進而提升半導體器件的性能。
2、為解決上述技術問題，本申請采用的一個技術方案是：提供一種半導體器件的制造方法，包括：提供晶圓堆疊結構，其中，所述晶圓堆疊結構中形成有多個導電結構，且所述晶圓堆疊結構劃分有中央區域和邊緣區域，所述晶圓堆疊結構的邊緣區域形成有阻擋層、以及覆蓋所述阻擋層的隔離層，且所述阻擋層位于所述邊緣區域，且至少一個所述導電結構的至少部分對應所述阻擋層；形成器件通孔和邊緣通孔，所述器件通孔位于所述中央區域，所述邊緣通孔位于所述邊緣區域且對應所述阻擋層的覆蓋區域形成，其中，至少一個所述導電結構藉由所述器件通孔裸露，所述器件通孔的第一深度大于所述邊緣通孔的第二深度。
3、在本申請
4、在本申請一實施例中，所述形成器件通孔和邊緣通孔，包括：利用第一刻蝕方式進行第一次刻蝕，形成所述器件通孔的第一部分和所述邊緣通孔的第一部分，其中，所述器件通孔的第一部分沿所述隔離層延伸至所述晶圓堆疊結構中的所述第一介質層，并使所述第一介質層裸露；所述邊緣通孔的第一部分沿所述隔離層延伸至所述阻擋層，并使所述阻擋層裸露，且所述器件通孔的第一部分的第三深度大于所述邊緣通孔的第一部分的第四深度；利用第二刻蝕方式進行第二次刻蝕，形成所述器件通孔的第二部分和所述邊緣通孔的第二部分，其中，所述器件通孔的第二部分沿所述器件通孔的第一部分延伸至所述導電結構，并使所述導電結構裸露；所述邊緣通孔的第二部分沿所述邊緣通孔的第一部分延伸至所述阻擋層內的至少部分；其中，所述器件通孔的第一部分和所述器件通孔的第二部分組成所述器件通孔，所述邊緣通孔的第一部分和所述邊緣通孔的第二部分組成所述邊緣通孔。
5、在本申請一實施例中，所述利用第一刻蝕方式進行第一次刻蝕，形成所述器件通孔的第一部分和所述邊緣通孔的第一部分，包括：利用所述第一刻蝕方式，移除所述中央區域的所述隔離層和所述晶圓堆疊結構中的所述第一襯底，形成所述器件通孔的第一部分；以及移除所述邊緣區域的所述隔離層，并使所述阻擋層裸露，形成所述邊緣通孔的第一部分；所述利用第二刻蝕方式進行第二次刻蝕，形成所述器件通孔的第二部分和所述邊緣通孔的第二部分，包括：利用所述第二刻蝕方式，沿所述器件通孔的第一部分，移除所述晶圓堆疊結構中所述第一介質層的至少部分，并使所述導電結構裸露，形成所述器件通孔的第二部分；以及沿所述邊緣通孔的第一部分，移除所述阻擋層的至少部分，形成所述邊緣通孔的第二部分。
6、在本申請一實施例中，所述第一刻蝕方式對所述中央區域的第一刻蝕速率，大于對所述邊緣區域的第二刻蝕速率；所述第二刻蝕方式對所述中央區域的第三刻蝕速率，大于對所述邊緣區域的第四刻蝕速率。
7、在本申請一實施例中，所述提供第一晶圓，包括：提供所述第一襯底；在所述第一襯底的第一面形成所述第一介質層，并在所述第一介質層中形成第一子導電結構和所述第一鍵合結構，所述第一子導電結構和所述第一鍵合結構連接，組成所述第一導電結構；其中，所述邊緣區域的所述第一導電結構的至少部分與所述阻擋層在高度方向上重疊。
8、在本申請一實施例中，在所述第一晶圓和所述第二晶圓鍵合之后，減薄所述邊緣區域的所述第一襯底的第二面，并至少在所述第一襯底的第二面的所述邊緣區域形成所述阻擋層，其中，所述第一襯底的第二面作為所述晶圓堆疊結構的第一面；形成隔離層，覆蓋所述阻擋層的至少部分和所述第一襯底。
9、在本申請一實施例中，所述提供第一晶圓，包括：提供第一襯底；并減薄所述邊緣區域的所述第一襯底的第一面的邊緣區域；在所述第一襯底的第一面形成所述阻擋層，使得所述阻擋層覆蓋所述邊緣區域；在所述第一襯底的第一面形成所述第一介質層，覆蓋所述第一襯底和所述阻擋層，并在所述第一介質層中形成第一子導電結構和所述第一鍵合結構，其中，所述第一子導電結構和所述第一鍵合結構連接，組成所述第一導電結構，所述第一襯底的第二面作為所述晶圓堆疊結構的第一面，且所述第一導電結構的至少部分與所述阻擋層在高度方向上重疊。
10、在本申請一實施例中，所述提供第二晶圓，包括：提供所述第二襯底，其中，所述第二襯底的厚度大于所述第一晶圓中所述第一襯底的厚度；在所述第二襯底的第一面形成第二介質層，并在所述第二介質層中形成第二子導電結構和第二鍵合結構，其中，所述第二子導電結構和所述第二鍵合結構連接，組成所述第二導電結構。
11、為解決上述技術問題，本申請采用的另一技術方案是：提供一種半導體器件，包括：晶圓堆疊結構，其中，所述晶圓堆疊結構中形成有導電結構，且所述晶圓堆疊結構劃分有中央區域和邊緣區域；阻擋層，設置在所述晶圓堆疊結構的第一面，所述阻擋層位于所述邊緣區域，且至少一個所述導電結構的至少部分對應所述阻擋層；隔離層，覆蓋所述阻擋層和所述晶圓堆疊結構的第一面；器件通孔和邊緣通孔，所述器件通孔位于所述中央區域，所述邊緣通孔位于所述邊緣區域且形成于所述阻擋層的覆蓋區域，其中，至少一個所述導電結構藉由所述器件通孔裸露，所述器件通孔的第一深度大于所述邊緣通孔的第二深度。
12、在本申請一實施例中，所述晶圓堆疊結構，包括：第一晶圓，所述第一晶圓中形成有第一導電結構；第二晶圓，所述第二晶圓中形成有第二導電結構；其中，所述第一晶圓和所述第二晶圓鍵合組成所述晶圓堆疊結構，所述第一導電結構和所述第二導電結構連接組成所述晶圓堆疊結構中的所述導電結構。
13、在本申請一實施例中，所述器件通孔貫穿所述中央區域的所述隔離層，并延伸至所述晶圓堆疊結構的所述導電結構，使所述中央區域的所述導電結構裸露；所述邊緣通孔貫穿所述邊緣區域的所述隔離層、以及所述阻擋層的至少部分。
14、在本申請一實施例中，所述第一晶圓，包括：第一襯底；第本文檔來自技高網...
【技術保護點】
1.一種半導體器件的制造方法，其特征在于，包括：
2.根據權利要求1所述的方法，其特征在于，
3.根據權利要求2所述的方法，其特征在于，
4.根據權利要求3所述的方法，其特征在于，
5.根據權利要求3或4所述的方法，其特征在于，
6.根據權利要求2所述的方法，其特征在于，
7.根據權利要求6所述的方法，還包括：
8.根據權利要求2所述的方法，其特征在于，
9.根據權利要求2所述的方法，其特征在于，
10.一種半導體器件，其特征在于，包括：
11.根據權利要求10所述的半導體器件，其特征在于，
12.根據權利要求10或11所述的半導體器件，其特征在于，
13.根據權利要求11所述的半導體器件，其特征在于，
14.根據權利要求11所述的半導體器件，其特征在于，
15.根據權利要求11所述的半導體器件，其特征在于，
【技術特征摘要】
1.一種半導體器件的制造方法，其特征在于，包括：
2.根據權利要求1所述的方法，其特征在于，
3.根據權利要求2所述的方法，其特征在于，
4.根據權利要求3所述的方法，其特征在于，
5.根據權利要求3或4所述的方法，其特征在于，
6.根據權利要求2所述的方法，其特征在于，
7.根據權利要求6所述的方法，還包括：
8.根據權利要求2所述的方法，其特征在于，
【專利技術屬性】
技術研發人員：王森，徐振，奉偉，田秀芳，柳德蘭，
申請(專利權)人：武漢新芯集成電路股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。