【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及半導(dǎo)體，具體是指一種高速vcsel芯片及制作方法。
技術(shù)介紹
1、垂直腔表面發(fā)射激光器(vcsel)具有低閾值、高速率、波長溫漂系數(shù)小、耦合效率高及制作成本較低等諸多優(yōu)點，廣泛應(yīng)用在光通信、三維傳感和激光雷達領(lǐng)域。隨著數(shù)據(jù)中心及ai人工智能等的飛速發(fā)展，終端對通信芯片更高帶寬的需求愈發(fā)迫切。vcsel作為產(chǎn)業(yè)的重要一環(huán)，目前主流的25g、50g的vcsel已逐漸不滿足終端需求，發(fā)展100g、200g?vcsel是迫在眉睫。vcsel芯片一般為多橫模，穩(wěn)定的單模器件較難實現(xiàn)。然而單模穩(wěn)定工作，對其提高器件的帶寬很有幫助。此外，在提高vcsel帶寬的同時，不可避免的需要減小vcsel的氧化孔徑以提高其弛豫振蕩頻率，從而導(dǎo)致器件的串聯(lián)電阻增大。由此會帶來一系列負(fù)面效果，比如：
2、1.器件的cr截止頻率減小，制約器件的總體帶寬。
3、2.器件的發(fā)熱變嚴(yán)重，高溫下功率和帶寬更易飽和衰減。
4、3.器件正常工作時結(jié)溫變高，器件的可靠性下降。
技術(shù)實現(xiàn)思路
1、本專利技術(shù)要解決上述技術(shù)問題，提供一種高速vcsel芯片及制作方法。
2、為解決上述技術(shù)問題，本專利技術(shù)提供的技術(shù)方案為：
3、一種高速vcsel芯片，包括gaas襯底，所述的gaas襯底上依次設(shè)有n-dbr、量子阱有源區(qū)、p-dbr、p-in0.49ga0.51p內(nèi)腔接觸層和u-dbr；
4、通過刻蝕去除u-dbr和p-in0.49ga0.51p內(nèi)腔
5、氧化臺面刻蝕，從p-in0.49ga0.51p內(nèi)腔接觸層至n-dbr，采用濕法氧化以形成電流限制氧化孔；
6、光刻定義n電極區(qū)，深刻蝕到gaas襯底，在gaas襯底上制備n區(qū)金屬接觸電極。
7、優(yōu)選地，出光口區(qū)保留的u-dbr，其臺面直徑為3-5μm。
8、優(yōu)選地，所述u-dbr的臺面與p型接觸電極內(nèi)徑的距離為2-4μm。
9、優(yōu)選地，所述的p-in0.49ga0.51p內(nèi)腔接觸層的整體光學(xué)厚度為2-5λ。
10、優(yōu)選地，在p-in0.49ga0.51p內(nèi)腔接觸層上沉積形成p型接觸電極的金屬為tiptau，其典型厚度分別為30nm、50nm、200nm。
11、優(yōu)選地，通過刻蝕去除p-in0.49ga0.51p內(nèi)腔接觸層的厚度為小于本層厚度的一半。
12、一種高速vcsel芯片的制作方法，包括以下步驟：
13、步驟1：在gaas襯底上，依次外延生長n-dbr、量子阱有源區(qū)、氧化層、p-dbr、p-in0.49ga0.51p內(nèi)腔接觸層和u-dbr；
14、步驟2：通過光刻膠掩膜，刻蝕去除u-dbr和p-in0.49ga0.51p內(nèi)腔接觸層，發(fā)光孔區(qū)域保留部分u-dbr的臺面以作模式控制功能；
15、步驟3：利用電子束蒸發(fā)在p-in0.49ga0.51p內(nèi)腔接觸層上制備p型接觸電極；
16、步驟4：采用pecvd生長厚度為的sinx；
17、步驟5：用光刻膠作掩膜，刻蝕出氧化臺面后進行濕法氧化，以形成氧化孔；
18、步驟6：氧化完成后生長厚度為的sinx鈍化層，采用bcb工藝和pecvd工藝光刻及刻蝕工藝進行處理；
19、步驟7：正面n電極區(qū)光刻及pn深刻蝕，刻蝕深度超過n-dbr，達到gaas襯底，在gaas襯底上制備n區(qū)金屬接觸電極；
20、步驟8：減薄及背面金屬的制備；
21、步驟9：激光切割后得到單顆或陣列vcsel管芯。
22、優(yōu)選的，步驟8中的減薄為背面減薄后的厚度典型值為150um或200um。
23、采用以上結(jié)構(gòu)和方法后，本專利技術(shù)具有如下優(yōu)點：
24、本專利技術(shù)減少了p-dbr的串聯(lián)對數(shù)，降低了芯片的串聯(lián)電阻，使得在制作小氧化孔徑芯片時，其電阻依舊保持在合理水平，芯片可靠性和高溫性能較優(yōu)；p-in0.49ga0.51p內(nèi)腔接觸層的帶隙寬度1.88ev，比gaas的1.42v大得多，去掉了在850nm波段光吸收的負(fù)面效果；出光口處保留的u-dbr臺面，使得基模和高階模之間有較大的閾值增益差。此外較厚的p-in0.49ga0.51p內(nèi)腔接觸層處依舊有一定的光場強度，進一步加大了高階模式的損耗，使得芯片可以穩(wěn)定的工作在基模下，調(diào)制帶寬大大增加。
25、上述概述僅僅是為了說明書的目的，并不意圖以任何方式進行限制。除上述描述的示意性的方面、實施方式和特征之外，通過參考附圖和以下的詳細(xì)描述，本專利技術(shù)進一步的方面、實施方式和特征將會是容易明白的。
本文檔來自技高網(wǎng)...【技術(shù)保護點】
1.一種高速VCSEL芯片，其特征在于，包括GaAs襯底，所述的GaAs襯底上依次設(shè)有n-DBR(21)、量子阱有源區(qū)(22)、p-DBR(23)、p-In0.49Ga0.51P內(nèi)腔接觸層(24)和u-DBR(25)；
2.根據(jù)權(quán)利要求1所述的一種高速VCSEL芯片，其特征在于：出光口區(qū)保留的u-DBR(25)，其臺面直徑為3-5μm。
3.根據(jù)權(quán)利要求1所述的一種高速VCSEL芯片，其特征在于：所述u-DBR(25)的臺面與p型接觸電極(26)內(nèi)徑的距離為2-4μm。
4.根據(jù)權(quán)利要求1所述的一種高速VCSEL芯片，其特征在于：所述的p-In0.49Ga0.51P內(nèi)腔接觸層(24)的整體光學(xué)厚度為2-5λ。
5.根據(jù)權(quán)利要求1所述的一種高速VCSEL芯片，其特征在于：在p-In0.49Ga0.51P內(nèi)腔接觸層(24)上沉積形成p型接觸電極(26)的金屬為TiPtAu，其典型厚度分別為30nm、50nm、200nm。
6.根據(jù)權(quán)利要求1所述的一種高速VCSEL芯片，其特征在于：通過刻蝕去除p-In0.49Ga0.51P內(nèi)
7.一種高速VCSEL芯片的制作方法，其特征在于：包括以下步驟：
8.根據(jù)權(quán)利要求7所述的一種高速VCSEL芯片的制作方法，其特征在于：步驟8中的減薄為背面減薄后的厚度典型值為150um或200um。
...【技術(shù)特征摘要】
1.一種高速vcsel芯片，其特征在于，包括gaas襯底，所述的gaas襯底上依次設(shè)有n-dbr(21)、量子阱有源區(qū)(22)、p-dbr(23)、p-in0.49ga0.51p內(nèi)腔接觸層(24)和u-dbr(25)；
2.根據(jù)權(quán)利要求1所述的一種高速vcsel芯片，其特征在于：出光口區(qū)保留的u-dbr(25)，其臺面直徑為3-5μm。
3.根據(jù)權(quán)利要求1所述的一種高速vcsel芯片，其特征在于：所述u-dbr(25)的臺面與p型接觸電極(26)內(nèi)徑的距離為2-4μm。
4.根據(jù)權(quán)利要求1所述的一種高速vcsel芯片，其特征在于：所述的p-in0.49ga0.51p內(nèi)腔接觸層(24)的整體...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：陳昭，代露，李星，
申請(專利權(quán))人：徐州仟目科技集團有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。