【技術實現步驟摘要】
本專利技術涉及集成電路的，尤其涉及一種基于fpga（field-programmablegate?array，現場可編程門陣列）綜合結果的soc面積評估方法，以及一種基于fpga綜合結果的soc（system-on-a-chip，系統級芯片）面積評估裝置。
技術介紹
1、隨著現代電子技術和集成電路設計技術的迅速發展，soc芯片已被廣泛應用于各種領域，如通訊、計算機、嵌入式系統等。soc芯片是一種集成了多個功能模塊的集成電路芯片，它將處理器核心、內存控制器、輸入輸出接口、圖形處理單元、加速器等硬件組件集成到一個芯片上，實現了高度集成和高性能計算。soc芯片通常包含了多個功能模塊，如處理器核、存儲器、接口以及各種外設等，其規模也越來越復雜，面積也越來越大。
2、在傳統的soc設計流程中，要想得到精準的面積，需要使用synopsys的designcompiler(簡稱dc)或者cadence的genus軟件對rtl進行綜合。對于一個小型的模塊來說，dc或genus軟件處理的很快，可以很短時間得到準確的模塊面積結果，但是隨著系統的復雜度提高，一些模塊如cpu（central?processing?unit，中央處理器）、ddr（double?data?ratesynchronous?dynamic?random?access?memory，雙倍速率同步動態隨機存儲器）、pcie（peripheral?component?interconnect?express、外設組件互連快速通道）等較為龐大，使用dc或genus可能需要耗
3、在soc中，往往有多個子模塊，一個基本的soc框圖如圖1所示，含有cpu、dma（direct?memory?access，直接內存訪問）、ddr、uart（universal?asynchronous?receiver/transmitter，通用異步收發傳輸器）、i2c（?inter-integrated?circuit，集成電路間通信協議）等多個子模塊。傳統的soc面積評估需要通過synopsys廠家的dc等工具讀取包含各個子模塊的頂層rtl代碼，待dc綜合結束后進行面積評估。隨著集成電路的發展，soc系統日益龐大，傳統綜合耗費時間也逐漸增加，由數小時增加至一天以及數天，這在緊迫的研發過程中顯然無法忍受。
技術實現思路
1、為克服現有技術的缺陷，本專利技術要解決的技術問題是提供了一種基于fpga綜合結果的soc面積評估方法，其能夠減小dc綜合次數，解決soc直接綜合時間過長的問題，縮短項目開發周期。
2、本專利技術的技術方案是：這種基于fpga綜合結果的soc面積評估方法，其包括以下步驟：
3、（1）將包含各個子模塊的頂層rtl代碼通過fpga配套軟件進行綜合，得到整個top在fpga上的面積結果；
4、（2）將頂層top中的m個子模塊block1-blockm使用標準soc綜合工具來綜合，得到子模塊的實際面積報告，m<<n，n為top中子模塊總個數；std?cell表示子模塊映射成標準單元standard?cell的面積結果，macro表示ip部分的面積，total表示總面積；
5、（3）列方程組如下：
6、，
7、，
8、，
9、，
10、，
11、，
12、，
13、其中a1、b1、c1、d1、e1、f1、g1分別為子模塊block1在配置邏輯塊查找表clb?luts、配置邏輯塊寄存器clb?registers、8?位加法進位邏輯carry8、?7選1復用器f7?muxes、8選1復用器f8?muxes、配置邏輯塊clb、作為邏輯使用的查找表lut?as?logic在fpga資源占用情況，a2、b2、c2、d2、e2、f2、g2分別為子模塊block2在配置邏輯塊查找表clb?luts、?配置邏輯塊寄存器clb?registers、8?位加法進位邏輯carry8、?7選1復用器f7?muxes、8選1復用器f8muxes、配置邏輯塊clb、作為邏輯使用的查找表lut?as?logic在fpga資源占用情況，a3、b3、c3、d3、e3、f3、g3分別為子模塊block3在配置邏輯塊查找表clb?luts、?配置邏輯塊寄存器clb?registers、8?位加法進位邏輯carry8、?7選1復用器f7?muxes、8選1復用器f8?muxes、配置邏輯塊clb、作為邏輯使用的查找表lut?as?logic在fpga資源占用情況，a4、b4、c4、d4、e4、f4、g4分別為子模塊block4在配置邏輯塊查找表clb?luts、?配置邏輯塊寄存器clbregisters、8?位加法進位邏輯carry8、?7選1復用器f7?muxes、8選1復用器f8?muxes、配置邏輯塊clb、作為邏輯使用的查找表lut?as?logic在fpga資源占用情況，a5、b5、c5、d5、e5、f5、g5分別為子模塊block5在配置邏輯塊查找表clb?luts、?配置邏輯塊寄存器clbregisters、8?位加法進位邏輯carry8、?7選1復用器f7?muxes、8選1復用器f8?muxes、配置邏輯塊clb、作為邏輯使用的查找表lut?as?logic在fpga資源占用情況，a6、b6、c6、d6、e6、f6、g6分別為子模塊block6在配置邏輯塊查找表clb?luts、?配置邏輯塊寄存器clbregisters、8?位加法進位邏輯carry8、?7選1復用器f7?muxes、8選1復用器f8?muxes、配置邏輯塊clb、作為邏輯使用的查找表lut?as?logic在fpga資源占用情況，a7、b7、c7、d7、e7、f7、g7分別為子模塊block7在配置邏輯塊查找表clb?luts、?配置邏輯塊寄存器clbregisters、8?位加法進位邏輯carry8、?7選1復用器f7?muxes、8選1復用器f8?muxes、配置邏輯塊clb、作為邏輯使用的查找表lut?as?logic在fpga資源占用情況，
14、根據方程組解出系數a、b、c、d、e、f、g；
15、（4）soc?marco總面積由library直接讀出，soc?stdcell總面積為：
16、，
17、soc總面積=soc?stdcell總面積+soc?marco總面積。
18、本專利技術可以較快得到soc在fpga平臺上的面積結果，減小dc綜合時間并得到準確的soc面積結果；在項目設計進行頻繁改動時，使用該方法在fpga綜合結果直接分析得到soc面積，可減小dc綜合次數，縮短項目開發周期。
19、還提供了一種基于fpga綜合結果的soc面積評估裝置，其本文檔來自技高網...
【技術保護點】
1.基于FPGA綜合結果的SOC面積評估方法，其特征在于：其包括以下步驟：
2.根據權利要求1所述的基于FPGA綜合結果的SOC面積評估方法，其特征在于：所述步驟（1）中，FPGA配套軟件為XILINX的Vivado軟件。
3.根據權利要求2所述的基于FPGA綜合結果的SOC面積評估方法，其特征在于：所述步驟（1）中，SOC綜合方式使用synopsys的Design?Compiler軟件。
4.根據權利要求3所述的基于FPGA綜合結果的SOC面積評估方法，其特征在于：所述步驟（2）中，MACRO面積根據lib文件直接讀出。
5.根據權利要求4所述的基于FPGA綜合結果的SOC面積評估方法，其特征在于：所述步驟（4）中，根據不同廠商EDA綜合結果格式進行修改：
6.根據權利要求1所述的基于FPGA綜合結果的SOC面積評估方法的裝置，其特征在于：其包括：
7.根據權利要求6所述的基于FPGA綜合結果的SOC面積評估方法的裝置，其特征在于：所述理論面積獲取模塊中，FPGA配套軟件為XILINX的Vivado軟件。<...
【技術特征摘要】
1.基于fpga綜合結果的soc面積評估方法，其特征在于：其包括以下步驟：
2.根據權利要求1所述的基于fpga綜合結果的soc面積評估方法，其特征在于：所述步驟（1）中，fpga配套軟件為xilinx的vivado軟件。
3.根據權利要求2所述的基于fpga綜合結果的soc面積評估方法，其特征在于：所述步驟（1）中，soc綜合方式使用synopsys的design?compiler軟件。
4.根據權利要求3所述的基于fpga綜合結果的soc面積評估方法，其特征在于：所述步驟（2）中，macro面積根據lib文件直接讀出。
5.根據權利要求4所述的基于fpga綜合結果的soc面積評估方法，其特征在于：所述步驟（4）中，根據不同廠商eda綜合結果格式進行修改：
6.根據權利要...
【專利技術屬性】
技術研發人員：師開偉，魏育成，徐成華，孫曉寧，
申請(專利權)人：中科億海微電子科技蘇州有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。