【技術(shù)實現(xiàn)步驟摘要】
本公開實施例涉及但不限于半導(dǎo)體技術(shù)，尤指一種半導(dǎo)體器件及其制造方法、電子設(shè)備。
技術(shù)介紹
1、隨著半導(dǎo)體技術(shù)的不斷發(fā)展，半導(dǎo)體器件的關(guān)鍵尺寸日益縮小，單個芯片所包含的器件種類及數(shù)量隨之增加，為了獲取更高的存儲容量，更低漏電，更高集成度，新的結(jié)構(gòu)和工藝簡單的半導(dǎo)體器件設(shè)計成為需求。
技術(shù)實現(xiàn)思路
1、以下是對本文詳細(xì)描述的主題的概述。本概述并非是為了限制權(quán)利要求的保護(hù)范圍。
2、本公開實施例提供了一種半導(dǎo)體器件的制造方法，包括：
3、沿著襯底的厚度方向，在所述襯底上形成依次交替設(shè)置的犧牲層和導(dǎo)電層，所述依次交替設(shè)置的犧牲層和導(dǎo)電層形成堆疊結(jié)構(gòu)，所述犧牲層和所述導(dǎo)電層的晶格失配度為小于等于0.5％；
4、通過圖案化的蝕刻，在所述堆疊結(jié)構(gòu)中形成沿著垂直于所述襯底方向延伸的凹槽，所述凹槽將所述導(dǎo)電層的側(cè)壁和所述犧牲層的側(cè)壁暴露；
5、對暴露的所述犧牲層的側(cè)壁進(jìn)行選擇性刻蝕，去除所述犧牲層，形成空腔，并保留所述導(dǎo)電層，所述空腔將所述導(dǎo)電層的至少部分側(cè)面暴露；
6、采用絕緣層將所述空腔和所述凹槽填充；
7、去除部分所述絕緣層，形成通道，所述通道將所述導(dǎo)電層的至少部分側(cè)面暴露；
8、在暴露的所述導(dǎo)電層的側(cè)面上依次形成環(huán)繞所述導(dǎo)電層的柵極絕緣層和柵電極。
9、在一示例性實施例中，所述犧牲層的材料為鋁鎵砷，所述導(dǎo)電層的材料為砷化鎵。
10、在一示例性實施例中，所述犧牲層的材料為砷化鎵，所述導(dǎo)電
11、在一示例性實施例中，所述犧牲層的厚度與相鄰的導(dǎo)電層的厚度之和大于等于20納米小于等于100納米。
12、在一示例性實施例中，所述堆疊結(jié)構(gòu)包括n層犧牲層和n層導(dǎo)電層，n為大于等于2的自然數(shù)，所述堆疊結(jié)構(gòu)中靠近所述襯底一側(cè)的膜層為犧牲層，所述堆疊結(jié)構(gòu)中遠(yuǎn)離所述襯底一側(cè)的膜層為導(dǎo)電層。
13、在一示例性實施例中，對暴露的所述犧牲層的側(cè)壁進(jìn)行選擇性刻蝕，去除所述犧牲層，形成空腔之后還包括：
14、在暴露的所述導(dǎo)電層的側(cè)面上形成外延層；
15、或者，去除部分所述絕緣層，形成通道之后還包括：
16、在暴露的所述導(dǎo)電層的側(cè)面上形成外延層。
17、在一示例性實施例中，所述外延層的厚度小于等于5納米，大于等于0.1納米。
18、在一示例性實施例中，所述外延層的厚度大于5納米。
19、在一示例性實施例中，所述外延層的材料為硅。
20、在一示例性實施例中，在暴露的所述導(dǎo)電層的側(cè)面上依次形成環(huán)繞所述導(dǎo)電層的柵極絕緣層和柵電極之后，還包括：
21、通過圖案化的蝕刻，去除各所述導(dǎo)電層的一端，形成多個條形槽；
22、通過沉積工藝，在各所述條形槽中形成位線，各所述位線與對應(yīng)的導(dǎo)電層連接。
23、在一示例性實施例中，通過沉積工藝，在各所述條形槽中形成位線之后，還包括：
24、通過圖案化的蝕刻，去除所述導(dǎo)電層遠(yuǎn)離所述位線的一端對應(yīng)的絕緣層，將所述導(dǎo)電層的所述一端暴露；
25、通過沉積工藝，在所述導(dǎo)電層的所述一端上依次形成電容介電層和第二電容電極，使所述導(dǎo)電層的所述一端形成第一電容電極。
26、本公開實施例還提供了一種半導(dǎo)體器件，由前面任一所述的半導(dǎo)體器件的制造方法制造而成，所述半導(dǎo)體器件至少包括位于襯底上且沿著所述襯底的厚度方向依次設(shè)置的多個晶體管；
27、所述晶體管包括溝道、環(huán)繞所述溝道側(cè)壁的柵電極，設(shè)置在所述溝道與所述柵電極之間的柵極絕緣層、第一電極和第二電極；所述第一電極通過所述溝道與所述第二電極連接，所述第一電極、所述溝道和所述第二電極為一體式結(jié)構(gòu)，且包括同一種導(dǎo)電材料。
28、在一示例性實施例中，還包括緩沖層，所述緩沖層設(shè)置在所述襯底朝向所述晶體管的一面。
29、在一示例性實施例中，所述同一種導(dǎo)電材料為砷化鎵或鋁鎵砷。
30、在一示例性實施例中，還包括外延層，所述外延層至少設(shè)置在所述溝道與所述柵極絕緣層之間。
31、本公開實施例還提供了一種電子設(shè)備，包括前述的半導(dǎo)體器件。
32、本公開實施例半導(dǎo)體器件的制造方法通過使?fàn)奚鼘雍蛯?dǎo)電層的晶格失配度為小于等于0.5％，增大或消除堆疊結(jié)構(gòu)由于晶格失配存在的厚度臨界值，可以利用外延的方式，能夠多層的疊加犧牲層和導(dǎo)電層，進(jìn)而增加堆疊結(jié)構(gòu)的層疊數(shù)量，提高半導(dǎo)體器件的集成度，并保證犧牲層和導(dǎo)電層的晶格質(zhì)量，避免由于堆疊結(jié)構(gòu)的堆疊層數(shù)過大，導(dǎo)致犧牲層和導(dǎo)電層的晶格失配，影響犧牲層和導(dǎo)電層的晶格質(zhì)量，降低導(dǎo)體器件的性能。
33、本申請實施例半導(dǎo)體器件的制造方法通過犧牲層的材料為鋁鎵砷(alxga1-xas)，導(dǎo)電層的材料為砷化鎵(gaas)，使?fàn)奚鼘雍蛯?dǎo)電層的晶格失配度大幅度減小，該量級的晶格失配度在犧牲層和導(dǎo)電層外延過程中可忽略，使?fàn)奚鼘雍蛯?dǎo)電層可以實現(xiàn)無限層的疊加。
34、本申請實施例半導(dǎo)體器件的制造方法中犧牲層與導(dǎo)電層的刻蝕選擇比隨著犧牲層中鋁(al)的含量變化而變化，可以通過控制犧牲層中鋁(al)的含量，進(jìn)而控制犧牲層與導(dǎo)電層的刻蝕選擇比，從而在后續(xù)的刻蝕工序中，可以采用氟化氫(hf)溶液作為刻蝕液，選擇性的刻蝕去除犧牲層，保留導(dǎo)電層。
35、本申請實施例半導(dǎo)體器件的制造方法通過采用砷化鎵(gaas)作為導(dǎo)電層，使導(dǎo)電層具備低靜態(tài)功耗和高驅(qū)動電流的特點。對砷化鎵材料相對于si材料最大的問題是界面態(tài)密度過高，在高速高頻器件領(lǐng)域中該問題已被證實砷化鎵(gaas)材料的界面態(tài)密度通過一些工藝可以降為10^11ev-1cm-2，保證器件的性能。
36、本申請實施例半導(dǎo)體器件的制造方法通過采用硅為襯底，砷化鎵(gaas)作為導(dǎo)電層，能夠通過緩沖層的外延來過度，降低導(dǎo)電層和犧牲層的穿透位錯密度，例如，硅(001)上異質(zhì)外延砷化鎵(gaas)材料的穿透位錯密度可降至10^6cm-2量級。
37、本申請實施例半導(dǎo)體器件的制造方法通過采用砷化鎵(gaas)作為導(dǎo)電層，提高了導(dǎo)電層的電子遷移率，使半導(dǎo)體器件具有更高的導(dǎo)通電流(ion)。
38、本申請實施例半導(dǎo)體器件的制造方法通過采用砷化鎵(gaas)作為導(dǎo)電層，提高導(dǎo)電層的導(dǎo)電率，使導(dǎo)電層形成的溝道具有更高的溝道電導(dǎo)，降低半導(dǎo)體器件的能耗。
39、本申請實施例半導(dǎo)體器件的制造方法通過采用砷化鎵(gaas)層集成部分外圍電路，可以提高半導(dǎo)體器件的工作頻率，例如，提高半導(dǎo)體器件作為敏感放大器的工作頻率。
40、本專利技術(shù)的其它特征和優(yōu)點將在隨后的說明書中闡述，并且，部分地從說明書中變得顯而易見，或者通過實施本專利技術(shù)而了解。本專利技術(shù)的目的和優(yōu)點可通過在說明書以及附圖中所特別指出的結(jié)構(gòu)來實現(xiàn)和獲得。
41、在閱讀并理解了附圖和詳細(xì)描述后，可以明白其他方面。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點】
1.一種半導(dǎo)體器件的制造方法，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述犧牲層的材料為鋁鎵砷，所述導(dǎo)電層的材料為砷化鎵。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述犧牲層的材料為砷化鎵，所述導(dǎo)電層的材料為鋁鎵砷。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述犧牲層的厚度與相鄰的導(dǎo)電層的厚度之和大于等于20納米小于等于100納米。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述堆疊結(jié)構(gòu)包括n層犧牲層和n層導(dǎo)電層，n為大于等于2的自然數(shù)，所述堆疊結(jié)構(gòu)中靠近所述襯底一側(cè)的膜層為犧牲層，所述堆疊結(jié)構(gòu)中遠(yuǎn)離所述襯底一側(cè)的膜層為導(dǎo)電層。
6.根據(jù)權(quán)利要求1至5任一所述的半導(dǎo)體器件的制造方法，其特征在于，對暴露的所述犧牲層的側(cè)壁進(jìn)行選擇性刻蝕，去除所述犧牲層，形成空腔之后還包括：
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述外延層的厚度小于等于5納米，大于等于0.1納米。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)
9.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述外延層的材料為硅。
10.根據(jù)權(quán)利要求1至5任一所述的半導(dǎo)體器件的制造方法，其特征在于，在暴露的所述導(dǎo)電層的側(cè)面上依次形成環(huán)繞所述導(dǎo)電層的柵極絕緣層和柵電極之后，還包括：
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件的制造方法，其特征在于，通過沉積工藝，在各所述條形槽中形成位線之后，還包括：
12.一種半導(dǎo)體器件，其特征在于，由上述權(quán)利要求1至11任一所述的半導(dǎo)體器件的制造方法制造而成，所述半導(dǎo)體器件至少包括位于襯底上且沿著所述襯底的厚度方向依次設(shè)置的多個晶體管；
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，還包括緩沖層，所述緩沖層設(shè)置在所述襯底朝向所述晶體管的一面。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，所述同一種導(dǎo)電材料為砷化鎵或鋁鎵砷。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，還包括外延層，所述外延層至少設(shè)置在所述溝道與所述柵極絕緣層之間。
16.一種電子設(shè)備，其特征在于，包括如權(quán)利要求12至15任一所述的半導(dǎo)體器件。
...【技術(shù)特征摘要】
1.一種半導(dǎo)體器件的制造方法，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述犧牲層的材料為鋁鎵砷，所述導(dǎo)電層的材料為砷化鎵。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述犧牲層的材料為砷化鎵，所述導(dǎo)電層的材料為鋁鎵砷。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述犧牲層的厚度與相鄰的導(dǎo)電層的厚度之和大于等于20納米小于等于100納米。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，所述堆疊結(jié)構(gòu)包括n層犧牲層和n層導(dǎo)電層，n為大于等于2的自然數(shù)，所述堆疊結(jié)構(gòu)中靠近所述襯底一側(cè)的膜層為犧牲層，所述堆疊結(jié)構(gòu)中遠(yuǎn)離所述襯底一側(cè)的膜層為導(dǎo)電層。
6.根據(jù)權(quán)利要求1至5任一所述的半導(dǎo)體器件的制造方法，其特征在于，對暴露的所述犧牲層的側(cè)壁進(jìn)行選擇性刻蝕，去除所述犧牲層，形成空腔之后還包括：
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述外延層的厚度小于等于5納米，大于等于0.1納米。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其特征在于，所述外延層的厚...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：王海玲，王祥升，宋艷鵬，劉曉萌，王桂磊，趙超，
申請(專利權(quán))人：北京超弦存儲器研究院，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。