【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及數(shù)字電路，尤其涉及一種多通道輸入的中值排序電路。
技術(shù)介紹
1、在芯片設(shè)計(jì)中，芯片面積影響了芯片的功耗與成本。面積越小，意味著需要的晶體管數(shù)量越少，功耗越低。同時(shí)更小的芯片面積意味著相同大小的晶圓上能切割出更多的芯片，從而降低芯片成本。在數(shù)據(jù)統(tǒng)計(jì)中，中值代表了數(shù)據(jù)分布的中間水平，與平均值相比，中值具有不受極大值或極小值影響的優(yōu)勢(shì)，能較好反映數(shù)據(jù)分布，代表整體水平。在數(shù)字電路設(shè)計(jì)過(guò)程中，常常需要對(duì)多個(gè)通道輸出的數(shù)據(jù)進(jìn)行排序處理，找出中值，現(xiàn)有的方式大部分都是按照冒泡排序電路直接進(jìn)行排序，比較次數(shù)較多，增加了芯片功耗。
2、因此，有必要提供一種新型的多通道輸入的中值排序電路以解決現(xiàn)有技術(shù)中存在的上述問(wèn)題。
技術(shù)實(shí)現(xiàn)思路
1、本專利技術(shù)的目的在于提供一種多通道輸入的中值排序電路，有效減少了電路比較次數(shù)，有利于降低功耗，減小芯片面積。
2、為實(shí)現(xiàn)上述目的，本專利技術(shù)的所述一種多通道輸入的中值排序電路，包括分組排序模塊，用于對(duì)數(shù)據(jù)進(jìn)行至少2k次分組排序，并在偶數(shù)次分組排序時(shí)去除部分邊緣數(shù)據(jù)，所述邊緣數(shù)據(jù)為排序數(shù)據(jù)中的最大值一端的部分?jǐn)?shù)據(jù)和最小值一端的部分?jǐn)?shù)據(jù)，k為大于或等于1的整數(shù)；以及
3、中值排序篩選模塊，用于對(duì)所述分組排序模塊輸出的數(shù)據(jù)進(jìn)行排序，以得到目標(biāo)中值數(shù)據(jù)。
4、本專利技術(shù)所述多通道輸入的中值排序電路的有益效果在于：分組排序模塊對(duì)數(shù)據(jù)進(jìn)行至少2k次分組排序，并在偶數(shù)次分組排序時(shí)去除部分邊緣數(shù)據(jù)，從而減少整個(gè)排序過(guò)程中
5、可選地，當(dāng)通道輸入數(shù)量小于或等于16時(shí)，k＝1。
6、可選地，所述分組排序模塊包括第一排序模塊和第一排序篩選模塊，所述第一排序模塊用于將所述數(shù)據(jù)分為兩組分別進(jìn)行第一次排序；所述第一排序篩選模塊用于取每組排序數(shù)據(jù)中最大值一端的兩個(gè)數(shù)據(jù)成第一組數(shù)據(jù)和最小值一端的兩個(gè)數(shù)據(jù)成第二組數(shù)據(jù)，并分別進(jìn)行排序，然后由大到小去除第一組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，由小到大去除第二組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，m為預(yù)先設(shè)定，且大于或等于1的自然數(shù)。
7、可選的，所述輸入數(shù)據(jù)為8通道輸入，所述第一排序模塊包括兩個(gè)四輸入的第一冒泡排序電路，所述第一排序篩選模塊包括兩個(gè)四輸入的第二冒泡排序電路，所述中值排序篩選模塊包括四輸入的第三冒泡排序電路和第一輸出單元，兩個(gè)所述第一冒泡排序電路分別輸入四通道輸入數(shù)據(jù)并排序后輸出兩組排序數(shù)據(jù)，兩個(gè)所述第一冒泡排序電路的第一輸出端和第二輸出端均與第一個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，兩個(gè)所述第一冒泡排序電路的第四輸出端和第三輸出端均與第二個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第二冒泡排序電路的第四輸出端和第三輸出端與所述第三冒泡排序電路的兩個(gè)輸入端電連接，第二個(gè)所述第二冒泡排序電路的第一輸出端和第二輸出端與所述第三冒泡排序電路的另外兩個(gè)輸入端電連接，所述第三冒泡排序電路的第二輸出端和第三輸出端均與所述第一輸出單元電連接，以輸出所述目標(biāo)中值數(shù)據(jù)。
8、可選的，所述第一排序模塊還包括八個(gè)第一觸發(fā)器，所述第一排序篩選模塊還包括四個(gè)第二觸發(fā)器，兩個(gè)所述第一冒泡排序電路的第四輸出端和第三輸出端分別通過(guò)一個(gè)所述第一觸發(fā)器與第二個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，兩個(gè)所述第一冒泡排序電路的第四輸出端和第三輸出端分別通過(guò)一個(gè)所述第一觸發(fā)器與第二個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第二冒泡排序電路的第四輸出端和第三輸出端分別通過(guò)一個(gè)所述第二觸發(fā)器與所述第三冒泡排序電路的兩個(gè)輸入端電連接，第二個(gè)所述第二冒泡排序電路的第一輸出端和第二輸出端分別通過(guò)一個(gè)所述第二觸發(fā)器與所述第三冒泡排序電路的另外兩個(gè)輸入端電連接。其有益效果在于：通過(guò)在冒泡排序電路之間增加觸發(fā)器，以便于通過(guò)觸發(fā)器打拍以實(shí)現(xiàn)數(shù)據(jù)分級(jí)處理，有效減少電路中的毛刺和時(shí)序問(wèn)題。
9、可選地，所述分組排序模塊包括第一排序模塊和第一排序篩選模塊，所述第一排序模塊用于將所述數(shù)據(jù)分為四組分別進(jìn)行第一次排序；所述第一排序篩選模塊用于取每組排序數(shù)據(jù)中的最大值組成第一組數(shù)據(jù)、次最大值組成第二組數(shù)據(jù)、次最小值組成第三組數(shù)據(jù)和最小值組成第四組數(shù)據(jù)，對(duì)所述第一組數(shù)據(jù)、所述第二組數(shù)據(jù)、所述第三組數(shù)據(jù)和所述第四組數(shù)據(jù)分別進(jìn)行排序，然后由大到小去除所述第一組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，由大到小去除所述第二組數(shù)據(jù)中的n個(gè)數(shù)據(jù)，由小到大去除所述第三組數(shù)據(jù)中的n個(gè)數(shù)據(jù)，由小到大去除所述第四組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，m和n為預(yù)先設(shè)定，且大于或等于1的自然數(shù)。
10、可選的，所述第一排序模塊包括四個(gè)四輸入的第四冒泡排序電路，所述第一排序篩選模塊包括四個(gè)四輸入的第五冒泡排序電路，所述中值排序篩選模塊包括十輸入的第六冒泡排序電路和第二輸出單元，16通道輸入數(shù)據(jù)按照四組分別輸入至四個(gè)所述第四冒泡排序電路，以通過(guò)四個(gè)所述第四冒泡排序電路對(duì)16通道輸入數(shù)據(jù)進(jìn)行排序以得到四組四輸出的排序數(shù)據(jù)，四個(gè)所述第四冒泡排序電路的第一輸出端分別與第一個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第二輸出端分別與第二個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第三輸出端分別與第三個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第四輸出端分別與第四個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第五冒泡排序電路的第四輸出端和第三輸出端、第二個(gè)所述第五冒泡排序電路的第二輸出端、第三輸出端和第四輸出端、第三個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端、第四個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端分別與所述第六冒泡排序電路的輸入端電連接，所述第六冒泡排序電路的第五輸出端和第六輸出端與所述第二輸出單元以輸出所述目標(biāo)中值數(shù)據(jù)。
11、可選的，所述第一排序模塊還包括十六個(gè)第三觸發(fā)器，所述第一排序篩選模塊還包括十個(gè)第四觸發(fā)器，四個(gè)所述第四冒泡排序電路的第一輸出端分別通過(guò)一個(gè)所述第三觸發(fā)器與第一個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第二輸出端分別通過(guò)一個(gè)所述第三觸發(fā)器與第二個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第三輸出端分別通過(guò)一個(gè)所述第三觸發(fā)器與第三個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第四輸出端分別通過(guò)一個(gè)所述第三觸發(fā)器與第四個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第五冒泡排序電路的第四輸出端和第三輸出端、第二個(gè)所述第五冒泡排序電路的第二輸出端、第三輸出端和第四輸出端、第三個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端、第四個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端分別通過(guò)一個(gè)所述第四觸發(fā)器與所述第六冒泡排序電路的輸入端電連接。其有益效果在于：通過(guò)在冒泡排序電路之間增加觸發(fā)器，以便于通過(guò)觸發(fā)器打拍以實(shí)現(xiàn)數(shù)據(jù)分級(jí)處理，有效減少電路中的毛刺和時(shí)序問(wèn)題。
12、可選地，當(dāng)通道輸入數(shù)大于16，且小于或等于32時(shí)，k＝2。
本文檔來(lái)自技高網(wǎng)...
【技術(shù)保護(hù)點(diǎn)】
1.一種多通道輸入的中值排序電路，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的多通道輸入的中值排序電路，其特征在于，當(dāng)通道輸入數(shù)量小于或等于16時(shí)，k＝1。
3.根據(jù)權(quán)利要求2所述的多通道輸入的中值排序電路，其特征在于，所述分組排序模塊包括第一排序模塊和第一排序篩選模塊，所述第一排序模塊用于將所述數(shù)據(jù)分為兩組分別進(jìn)行第一次排序；所述第一排序篩選模塊用于取每組排序數(shù)據(jù)中最大值一端的兩個(gè)數(shù)據(jù)成第一組數(shù)據(jù)和最小值一端的兩個(gè)數(shù)據(jù)成第二組數(shù)據(jù)，并分別進(jìn)行排序，然后由大到小去除第一組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，由小到大去除第二組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，m為預(yù)先設(shè)定，且大于或等于1的自然數(shù)。
4.根據(jù)權(quán)利要求3所述的多通道輸入的中值排序電路，其特征在于，所述第一排序模塊包括兩個(gè)四輸入的第一冒泡排序電路，所述第一排序篩選模塊包括兩個(gè)四輸入的第二冒泡排序電路，所述中值排序篩選模塊包括四輸入的第三冒泡排序電路和第一輸出單元，兩個(gè)所述第一冒泡排序電路分別輸入四通道輸入數(shù)據(jù)并排序后輸出兩組排序數(shù)據(jù)，兩個(gè)所述第一冒泡排序電路的第一輸出端和第二輸出端均與第一個(gè)所述第二冒泡排序電路的四個(gè)輸
5.根據(jù)權(quán)利要求4所述的多通道輸入的中值排序電路，其特征在于，所述第一排序模塊還包括八個(gè)第一觸發(fā)器，所述第一排序篩選模塊還包括四個(gè)第二觸發(fā)器，兩個(gè)所述第一冒泡排序電路的第四輸出端和第三輸出端分別通過(guò)一個(gè)所述第一觸發(fā)器與第二個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，兩個(gè)所述第一冒泡排序電路的第四輸出端和第三輸出端分別通過(guò)一個(gè)所述第一觸發(fā)器與第二個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第二冒泡排序電路的第四輸出端和第三輸出端分別通過(guò)一個(gè)所述第二觸發(fā)器與所述第三冒泡排序電路的兩個(gè)輸入端電連接，第二個(gè)所述第二冒泡排序電路的第一輸出端和第二輸出端分別通過(guò)一個(gè)所述第二觸發(fā)器與所述第三冒泡排序電路的另外兩個(gè)輸入端電連接。
6.根據(jù)權(quán)利要求2所述的多通道輸入的中值排序電路，其特征在于，所述分組排序模塊包括第一排序模塊和第一排序篩選模塊，所述第一排序模塊用于將所述數(shù)據(jù)分為四組分別進(jìn)行第一次排序；所述第一排序篩選模塊用于取每組排序數(shù)據(jù)中的最大值組成第一組數(shù)據(jù)、次最大值組成第二組數(shù)據(jù)、次最小值組成第三組數(shù)據(jù)和最小值組成第四組數(shù)據(jù)，對(duì)所述第一組數(shù)據(jù)、所述第二組數(shù)據(jù)、所述第三組數(shù)據(jù)和所述第四組數(shù)據(jù)分別進(jìn)行排序，然后由大到小去除所述第一組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，由大到小去除所述第二組數(shù)據(jù)中的n個(gè)數(shù)據(jù)，由小到大去除所述第三組數(shù)據(jù)中的n個(gè)數(shù)據(jù)，由小到大去除所述第四組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，m和n為預(yù)先設(shè)定，且大于或等于1的自然數(shù)。
7.根據(jù)權(quán)利要求6所述的多通道輸入的中值排序電路，其特征在于，所述第一排序模塊包括四個(gè)四輸入的第四冒泡排序電路，所述第一排序篩選模塊包括四個(gè)四輸入的第五冒泡排序電路，所述中值排序篩選模塊包括十輸入的第六冒泡排序電路和第二輸出單元，16通道輸入數(shù)據(jù)按照四組分別輸入至四個(gè)所述第四冒泡排序電路，以通過(guò)四個(gè)所述第四冒泡排序電路對(duì)16通道輸入數(shù)據(jù)進(jìn)行排序以得到四組四輸出的排序數(shù)據(jù)，四個(gè)所述第四冒泡排序電路的第一輸出端分別與第一個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第二輸出端分別與第二個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第三輸出端分別與第三個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第四輸出端分別與第四個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第五冒泡排序電路的第四輸出端和第三輸出端、第二個(gè)所述第五冒泡排序電路的第二輸出端、第三輸出端和第四輸出端、第三個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端、第四個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端分別與所述第六冒泡排序電路的輸入端電連接，所述第六冒泡排序電路的第五輸出端和第六輸出端與所述第二輸出單元以輸出所述目標(biāo)中值數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的多通道輸入的中值排序電路，其特征在于，所述第一排序模塊還包括十六個(gè)第三觸發(fā)器，所述第一排序篩選模塊還包括十個(gè)第四觸發(fā)器，四個(gè)所述第四冒泡排序電路的第一輸出端分別通過(guò)一個(gè)所述第三觸發(fā)器與第一個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述...
【技術(shù)特征摘要】
1.一種多通道輸入的中值排序電路，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的多通道輸入的中值排序電路，其特征在于，當(dāng)通道輸入數(shù)量小于或等于16時(shí)，k＝1。
3.根據(jù)權(quán)利要求2所述的多通道輸入的中值排序電路，其特征在于，所述分組排序模塊包括第一排序模塊和第一排序篩選模塊，所述第一排序模塊用于將所述數(shù)據(jù)分為兩組分別進(jìn)行第一次排序；所述第一排序篩選模塊用于取每組排序數(shù)據(jù)中最大值一端的兩個(gè)數(shù)據(jù)成第一組數(shù)據(jù)和最小值一端的兩個(gè)數(shù)據(jù)成第二組數(shù)據(jù)，并分別進(jìn)行排序，然后由大到小去除第一組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，由小到大去除第二組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，m為預(yù)先設(shè)定，且大于或等于1的自然數(shù)。
4.根據(jù)權(quán)利要求3所述的多通道輸入的中值排序電路，其特征在于，所述第一排序模塊包括兩個(gè)四輸入的第一冒泡排序電路，所述第一排序篩選模塊包括兩個(gè)四輸入的第二冒泡排序電路，所述中值排序篩選模塊包括四輸入的第三冒泡排序電路和第一輸出單元，兩個(gè)所述第一冒泡排序電路分別輸入四通道輸入數(shù)據(jù)并排序后輸出兩組排序數(shù)據(jù)，兩個(gè)所述第一冒泡排序電路的第一輸出端和第二輸出端均與第一個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，兩個(gè)所述第一冒泡排序電路的第四輸出端和第三輸出端均與第二個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第二冒泡排序電路的第四輸出端和第三輸出端與所述第三冒泡排序電路的兩個(gè)輸入端電連接，第二個(gè)所述第二冒泡排序電路的第一輸出端和第二輸出端與所述第三冒泡排序電路的另外兩個(gè)輸入端電連接，所述第三冒泡排序電路的第二輸出端和第三輸出端均與所述第一輸出單元電連接，以輸出所述目標(biāo)中值數(shù)據(jù)。
5.根據(jù)權(quán)利要求4所述的多通道輸入的中值排序電路，其特征在于，所述第一排序模塊還包括八個(gè)第一觸發(fā)器，所述第一排序篩選模塊還包括四個(gè)第二觸發(fā)器，兩個(gè)所述第一冒泡排序電路的第四輸出端和第三輸出端分別通過(guò)一個(gè)所述第一觸發(fā)器與第二個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，兩個(gè)所述第一冒泡排序電路的第四輸出端和第三輸出端分別通過(guò)一個(gè)所述第一觸發(fā)器與第二個(gè)所述第二冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第二冒泡排序電路的第四輸出端和第三輸出端分別通過(guò)一個(gè)所述第二觸發(fā)器與所述第三冒泡排序電路的兩個(gè)輸入端電連接，第二個(gè)所述第二冒泡排序電路的第一輸出端和第二輸出端分別通過(guò)一個(gè)所述第二觸發(fā)器與所述第三冒泡排序電路的另外兩個(gè)輸入端電連接。
6.根據(jù)權(quán)利要求2所述的多通道輸入的中值排序電路，其特征在于，所述分組排序模塊包括第一排序模塊和第一排序篩選模塊，所述第一排序模塊用于將所述數(shù)據(jù)分為四組分別進(jìn)行第一次排序；所述第一排序篩選模塊用于取每組排序數(shù)據(jù)中的最大值組成第一組數(shù)據(jù)、次最大值組成第二組數(shù)據(jù)、次最小值組成第三組數(shù)據(jù)和最小值組成第四組數(shù)據(jù)，對(duì)所述第一組數(shù)據(jù)、所述第二組數(shù)據(jù)、所述第三組數(shù)據(jù)和所述第四組數(shù)據(jù)分別進(jìn)行排序，然后由大到小去除所述第一組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，由大到小去除所述第二組數(shù)據(jù)中的n個(gè)數(shù)據(jù)，由小到大去除所述第三組數(shù)據(jù)中的n個(gè)數(shù)據(jù)，由小到大去除所述第四組數(shù)據(jù)中的m個(gè)數(shù)據(jù)，m和n為預(yù)先設(shè)定，且大于或等于1的自然數(shù)。
7.根據(jù)權(quán)利要求6所述的多通道輸入的中值排序電路，其特征在于，所述第一排序模塊包括四個(gè)四輸入的第四冒泡排序電路，所述第一排序篩選模塊包括四個(gè)四輸入的第五冒泡排序電路，所述中值排序篩選模塊包括十輸入的第六冒泡排序電路和第二輸出單元，16通道輸入數(shù)據(jù)按照四組分別輸入至四個(gè)所述第四冒泡排序電路，以通過(guò)四個(gè)所述第四冒泡排序電路對(duì)16通道輸入數(shù)據(jù)進(jìn)行排序以得到四組四輸出的排序數(shù)據(jù)，四個(gè)所述第四冒泡排序電路的第一輸出端分別與第一個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第二輸出端分別與第二個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第三輸出端分別與第三個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第四輸出端分別與第四個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第五冒泡排序電路的第四輸出端和第三輸出端、第二個(gè)所述第五冒泡排序電路的第二輸出端、第三輸出端和第四輸出端、第三個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端、第四個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端分別與所述第六冒泡排序電路的輸入端電連接，所述第六冒泡排序電路的第五輸出端和第六輸出端與所述第二輸出單元以輸出所述目標(biāo)中值數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述的多通道輸入的中值排序電路，其特征在于，所述第一排序模塊還包括十六個(gè)第三觸發(fā)器，所述第一排序篩選模塊還包括十個(gè)第四觸發(fā)器，四個(gè)所述第四冒泡排序電路的第一輸出端分別通過(guò)一個(gè)所述第三觸發(fā)器與第一個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第二輸出端分別通過(guò)一個(gè)所述第三觸發(fā)器與第二個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第三輸出端分別通過(guò)一個(gè)所述第三觸發(fā)器與第三個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，四個(gè)所述第四冒泡排序電路的第四輸出端分別通過(guò)一個(gè)所述第三觸發(fā)器與第四個(gè)所述第五冒泡排序電路的四個(gè)輸入端電連接，第一個(gè)所述第五冒泡排序電路的第四輸出端和第三輸出端、第二個(gè)所述第五冒泡排序電路的第二輸出端、第三輸出端和第四輸出端、第三個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端、第四個(gè)所述第五冒泡排序電路的第一輸出端和第二輸出端分別通過(guò)一個(gè)所述第四觸發(fā)器與所述第六冒泡排序電路的輸入端電連接。
9.根據(jù)權(quán)利要求1所述的多通道輸入的中值排序電路，其特征在于，當(dāng)通道輸入數(shù)大于16，且小于或等于32時(shí)，k＝2。
10.根據(jù)權(quán)利要求9所述的多通道輸入的中值排序電路，其特征在于，所述分組排序模塊包括第一排序模塊、第一排序篩選模塊、第二排序模塊和第二排序篩選模塊，所述第一排序模塊用于將所述數(shù)據(jù)分為四組分別進(jìn)行第一次排序；所述第一排序篩選模塊用于取每組數(shù)據(jù)中從大到小且排序在相同位置的數(shù)據(jù)分別組成第一組數(shù)據(jù)、第二組數(shù)據(jù)、第三組數(shù)據(jù)、第四組數(shù)據(jù)、第五組數(shù)據(jù)、第六組數(shù)據(jù)、第七組數(shù)據(jù)和第八組數(shù)據(jù)，分別進(jìn)行排序，然后去除所述第一組數(shù)據(jù)的最大值和次最大值、所述第二組數(shù)據(jù)的最大值和次最大值、所述第三組數(shù)據(jù)的最大值和次最大值、所述第四組數(shù)據(jù)的最大值、所述第五組數(shù)據(jù)的最小值、所述第六組數(shù)據(jù)的最小值和次最小值、所述第七組數(shù)據(jù)的最小值和次最小值、所述第八組數(shù)據(jù)的最小值和次最小值；所述第二排序模塊用于將第一組數(shù)據(jù)、第二組數(shù)據(jù)、第三組數(shù)據(jù)、第四組數(shù)據(jù)、第五組數(shù)據(jù)、第六組數(shù)據(jù)、第七組數(shù)據(jù)和...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：胡起星，常欽皓，余吉梅，
申請(qǐng)(專利權(quán))人：上海集成電路研發(fā)中心有限公司，
類型：發(fā)明
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。