【技術實現步驟摘要】
本申請總體上涉及電子器件領域，并且更具體的，涉及一種半導體器件及其制備方法、存儲系統。
技術介紹
1、nand存儲器件是具有功耗低、質量輕且性能佳的非易失存儲產品，在電子產品中得到了廣泛的應用。平面結構的nand器件已近實際擴展的極限，為了進一步的提高存儲容量，降低每比特的存儲成本，提出了3d?nand存儲器。在3d?nand存儲器結構中，采用垂直堆疊多層數據存儲單元的方式，實現堆疊式的存儲器結構。
2、3d?nand存儲器包括柵線縫隙結構，但是目前柵線縫隙結構的利用率太低。
3、申請內容
4、本申請的目的在于提供一種半導體器件及其制備方法、存儲系統，旨在提高第一柵線縫隙結構的利用率。
5、第一方面，本申請提供一種半導體器件，所述半導體器件包括：
6、堆疊結構，包括交替堆疊的絕緣層和柵極層；
7、第一柵線縫隙結構，沿所述堆疊結構的堆疊方向貫穿所述堆疊結構，且沿第一方向延伸，所述第一方向與所述堆疊方向相互交叉；
8、其中，所述第一柵線縫隙結構包括第一導電層、第二導電層和第一介質層，所述第一導電層圍繞所述第二導電層的側壁，所述第一介質層位于所述第二導電層和所述第一導電層之間。
9、在一些實施例中，所述第一柵線縫隙結構還包括：
10、第二介質層，沿所述第一方向延伸，所述第二導電層圍繞所述第二介質層的側壁。
11、在一些實施例中，所述第一柵線縫隙結構還包括：
12、第一隔離層，位于所述堆疊結構和所述第一導電
13、在一些實施例中，所述半導體器件還包括：
14、第一隔斷結構，沿所述堆疊方向延伸，且位于所述第一導電層沿所述第一方向的兩端部；
15、其中，所述第一隔斷結構將所述第一導電層隔斷成第一電極和第二電極，所述第一電極和所述第二電極分別位于所述第一介質層沿第二方向的兩側，所述第一方向、所述第二方向和所述堆疊方向相互交叉。
16、在一些實施例中，所述半導體器件還包括：
17、第二隔斷結構，沿所述堆疊方向延伸，且位于所述第二導電層沿所述第一方向的兩端部；
18、其中，所述第二隔斷結構將所述第二導電層隔斷成第三電極和第四電極，所述第三電極和所述第四電極分別位于所述第二介質層沿第二方向的兩側，所述第一方向、所述第二方向和所述堆疊方向相互交叉。
19、在一些實施例中，所述半導體器件包括主體區和位于所述主體區外圍的邊緣區，所述邊緣區包括位于所述主體區在第二方向兩側的第一邊緣區和第二邊緣區，所述第一方向、所述第二方向和所述堆疊方向相互交叉；
20、所述第一柵線縫隙結構位于所述第一邊緣區和所述第二邊緣區。
21、在一些實施例中，所述第一邊緣區具有沿所述第一方向設置且相互平行的兩個所述第一柵線縫隙結構，所述第二邊緣區具有沿所述第一方向設置且相互平行的兩個所述第一柵線縫隙結構。
22、在一些實施例中，所述半導體器件包括核心區和與所述核心區在所述第一方向相鄰的非核心區，所述第一柵線縫隙結構位于所述非核心區且沿所述第一方向設置。
23、在一些實施例中，所述半導體器件還包括：
24、第二柵線縫隙結構，沿所述堆疊方向貫穿所述核心區的所述堆疊結構，且沿所述第一方向設置，所述第二柵線縫隙結構沿所述第一方向的一端與所述第一柵線縫隙結構連接。
25、在一些實施例中，所述第二柵線縫隙結構包括：
26、第三導電層，沿所述第一方向設置且與所述第一導電層連接；
27、第二隔離層，圍繞所述第三導電層的側壁，且與所述第一隔離層連接。
28、在一些實施例中，所述第二柵線縫隙結構沿第二方向的寬度，小于所述第一柵線縫隙結構沿所述第二方向的寬度，所述第一方向、所述第二方向和所述堆疊方向相互交叉。
29、在一些實施例中，所述半導體器件還包括：
30、外圍電路，位于所述堆疊結構的一側，所述外圍電路包括電荷泵電路，多個所述第一柵線縫隙結構通過連接觸點與所述電荷泵電路連接。
31、在一些實施例中，多個所述第一柵線縫隙結構中的多個所述第一導電層均并聯，多個所述第一柵線縫隙結構中的多個所述第二導電層均并聯。
32、第二方面，本申請提供一種半導體器件的制備方法，所述半導體器件的制備方法包括：
33、形成堆疊結構，所述堆疊結構包括交替堆疊的絕緣層和柵極層；
34、形成沿所述堆疊結構的堆疊方向貫穿所述堆疊結構的第一柵線縫隙結構，所述第一柵線縫隙結構沿第一方向延伸，所述第一方向與所述堆疊方向相互交叉，所述第一柵線縫隙結構包括第一導電層、第二導電層和第一介質層，所述第一導電層圍繞所述第二導電層的側壁，所述第一介質層位于所述第二導電層和所述第一導電層之間。
35、在一些實施例中，所述半導體器件包括主體區和位于所述主體區外圍的邊緣區，所述邊緣區包括位于所述主體區在第二方向兩側的第一邊緣區和第二邊緣區，所述第一方向、所述第二方向和所述堆疊方向相互交叉；
36、所述形成沿所述堆疊結構的堆疊方向貫穿所述堆疊結構的第一柵線縫隙結構的步驟，包括：
37、形成沿所述堆疊結構的堆疊方向貫穿所述堆疊結構的第一柵線縫隙，所述第一柵線縫隙位于所述第一邊緣區和所述第二邊緣區，且沿所述第一方向延伸；
38、在所述第一柵線縫隙中依次形成第一隔離層、第一導電層、第一介質層、第二導電層和第二介質層。
39、在一些實施例中，所述半導體器件包括主體區和位于所述主體區外圍的邊緣區，所述主體區包括核心區和與所述核心區在所述第一方向相鄰的非核心區，所述第一柵線縫隙結構位于所述非核心區；
40、所述半導體器件的制備方法還包括：
41、形成沿所述堆疊方向貫穿所述核心區的所述堆疊結構的第二柵線縫隙結構。
42、在一些實施例中，形成所述第一柵線縫隙結構的步驟和形成所述第二柵線縫隙結構的步驟，包括：
43、形成沿所述堆疊結構的堆疊方向貫穿所述堆疊結構的溝槽，所述溝槽包括位于所述非核心區的第一柵線縫隙和位于所述核心區的第二柵線縫隙，且所述第一柵線縫隙在第二方向的寬度大于所述第二柵線縫隙在所述第二方向的寬度，所述第一方向、所述第二方向和所述堆疊方向相互交叉；
44、在所述溝槽中依次形成隔離層、導電層、第一介質層、第二導電層和第二介質層，所述隔離層包括位于所述第一柵線縫隙中的第一隔離層和位于所述第二柵線縫隙中的第二隔離層，所述導電層包括位于所述第一柵線縫隙中的第一導電層和位于所述第二柵線縫隙中的第三導電層，且所述第二隔離層和所述第三導電層填充所述第二柵線縫隙。
45、在一些實施例中，所述半導體器件的制備方法還包括：
46、在所述堆疊結構的一側形成外圍電路，所述外圍電路包括電荷泵電路，多個所述第一柵線縫隙結構通過連接觸點與所述電荷泵電路連接。
47、第本文檔來自技高網...
【技術保護點】
1.一種半導體器件，其特征在于，所述半導體器件包括：
2.根據權利要求1所述的半導體器件，其特征在于，所述第一柵線縫隙結構還包括：
3.根據權利要求2所述的半導體器件，其特征在于，所述第一柵線縫隙結構還包括：
4.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括：
5.根據權利要求2所述的半導體器件，其特征在于，所述半導體器件還包括：
6.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件包括主體區和位于所述主體區外圍的邊緣區，所述邊緣區包括位于所述主體區在第二方向兩側的第一邊緣區和第二邊緣區，所述第一方向、所述第二方向和所述堆疊方向相互交叉；
7.根據權利要求6所述的半導體器件，其特征在于，所述第一邊緣區具有沿所述第一方向設置且相互平行的兩個所述第一柵線縫隙結構，所述第二邊緣區具有沿所述第一方向設置且相互平行的兩個所述第一柵線縫隙結構。
8.根據權利要求3所述的半導體器件，其特征在于，所述半導體器件包括核心區和與所述核心區在所述第一方向相鄰的非核心區，所述第一柵線縫隙結構
9.根據權利要求8所述的半導體器件，其特征在于，所述半導體器件還包括：
10.根據權利要求9所述的半導體器件，其特征在于，所述第二柵線縫隙結構包括：
11.根據權利要求9所述的半導體器件，其特征在于，所述第二柵線縫隙結構沿第二方向的寬度，小于所述第一柵線縫隙結構沿所述第二方向的寬度，所述第一方向、所述第二方向和所述堆疊方向相互交叉。
12.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括：
13.根據權利要求12所述的半導體器件，其特征在于，多個所述第一柵線縫隙結構中的多個所述第一導電層均并聯，多個所述第一柵線縫隙結構中的多個所述第二導電層均并聯。
14.一種半導體器件的制備方法，其特征在于，所述半導體器件的制備方法包括：
15.根據權利要求14所述的半導體器件的制備方法，其特征在于，所述半導體器件包括主體區和位于所述主體區外圍的邊緣區，所述邊緣區包括位于所述主體區在第二方向兩側的第一邊緣區和第二邊緣區，所述第一方向、所述第二方向和所述堆疊方向相互交叉；
16.根據權利要求14所述的半導體器件的制備方法，其特征在于，所述半導體器件包括主體區和位于所述主體區外圍的邊緣區，所述主體區包括核心區和與所述核心區在所述第一方向相鄰的非核心區，所述第一柵線縫隙結構位于所述非核心區；
17.根據權利要求16所述的半導體器件的制備方法，其特征在于，形成所述第一柵線縫隙結構的步驟和形成所述第二柵線縫隙結構的步驟，包括：
18.根據權利要求14所述的半導體器件的制備方法，其特征在于，所述半導體器件的制備方法還包括：
19.一種存儲系統，其特征在于，包括：
...【技術特征摘要】
1.一種半導體器件，其特征在于，所述半導體器件包括：
2.根據權利要求1所述的半導體器件，其特征在于，所述第一柵線縫隙結構還包括：
3.根據權利要求2所述的半導體器件，其特征在于，所述第一柵線縫隙結構還包括：
4.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件還包括：
5.根據權利要求2所述的半導體器件，其特征在于，所述半導體器件還包括：
6.根據權利要求1所述的半導體器件，其特征在于，所述半導體器件包括主體區和位于所述主體區外圍的邊緣區，所述邊緣區包括位于所述主體區在第二方向兩側的第一邊緣區和第二邊緣區，所述第一方向、所述第二方向和所述堆疊方向相互交叉；
7.根據權利要求6所述的半導體器件，其特征在于，所述第一邊緣區具有沿所述第一方向設置且相互平行的兩個所述第一柵線縫隙結構，所述第二邊緣區具有沿所述第一方向設置且相互平行的兩個所述第一柵線縫隙結構。
8.根據權利要求3所述的半導體器件，其特征在于，所述半導體器件包括核心區和與所述核心區在所述第一方向相鄰的非核心區，所述第一柵線縫隙結構位于所述非核心區且沿所述第一方向設置。
9.根據權利要求8所述的半導體器件，其特征在于，所述半導體器件還包括：
10.根據權利要求9所述的半導體器件，其特征在于，所述第二柵線縫隙結構包括：
11.根據權利要求9所述的半導體器件，其特征在于，...
【專利技術屬性】
技術研發人員：薛磊，嚴龍翔，郭俊杰，徐偉，陳亮，袁彬，吳佳佳，霍宗亮，
申請(專利權)人：長江存儲科技有限責任公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。