【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及電力電子，特別是涉及一種多路計算器電路及其執(zhí)行多計算任務(wù)的方法、電子芯片。
技術(shù)介紹
1、很多芯片中都含有乘法、除法、開方等計算功能，這些計算功能一般采用軟件計算或硬件計算的方式實現(xiàn)；采用軟件計算的缺點是計算時間長，計算速度慢，對于時間要求嚴(yán)格的應(yīng)用不友好；采用硬件計算的缺點是一個計算器(乘法運算器、除法運算器或開方運算器等)只能實現(xiàn)一個計算任務(wù)，面對同時有多計算任務(wù)的情況，需要設(shè)計多個相互獨立的計算器，這會大大增加芯片的面積。
2、具體分析如下：采用一個計算器同時處理多計算任務(wù)時，有兩種情況會出現(xiàn)計算錯誤，以2級除法計算任務(wù)為例進行說明：
3、第一種情況，當(dāng)主函數(shù)中的除法計算任務(wù)(即1級除法計算任務(wù))正在計算時進入中斷函數(shù)，中斷函數(shù)中的除法計算任務(wù)(即2級除法計算任務(wù))觸發(fā)，此時中斷函數(shù)中的除法計算任務(wù)就會打斷并覆蓋主函數(shù)中的除法計算任務(wù)，導(dǎo)致主函數(shù)中的除法計算任務(wù)計算錯誤。
4、第二種情況，當(dāng)主函數(shù)中的除法計算任務(wù)(即1級除法計算任務(wù))已配置了被除數(shù)或除數(shù)但還未開始計算時進入中斷函數(shù)，中斷函數(shù)中的除法計算任務(wù)(即2級除法計算任務(wù))觸發(fā)，此時中斷函數(shù)中除法計算任務(wù)的被除數(shù)和除數(shù)就會覆蓋主函數(shù)中除法計算任務(wù)的被除數(shù)和除數(shù)，導(dǎo)致主函數(shù)中的除法計算任務(wù)計算錯誤。
5、因此，不管是軟件計算還是硬件計算，為了保證計算準(zhǔn)確性，通常是有幾級計算任務(wù)就需要幾個相互獨立的計算器，比如，有1級除法計算任務(wù)就需要1個除法運算器，有2級除法計算任務(wù)就需要2個除法運算器，有3級除法計算任務(wù)就
6、但是，對于硬件計算而言，硬件中的計算器越多占用面積越大；對于軟件計算而言，軟件中的計算器越多計算時間越長，計算速度越慢，占用的cpu資源也越多。鑒于此，如何通過一個計算器同時處理多計算任務(wù)并兼顧占用面積和計算速度，是本領(lǐng)域技術(shù)人員迫切需要解決的技術(shù)問題。
技術(shù)實現(xiàn)思路
1、鑒于以上所述現(xiàn)有技術(shù)的缺點，本專利技術(shù)的目的在于提供一種多路計算器電路及其執(zhí)行多計算任務(wù)的方法、電子芯片，用于解決現(xiàn)有芯片的硬件計算方案或軟件計算方案因無法通過一個計算器同時處理多計算任務(wù)導(dǎo)致芯片占用面積大或處理速度慢的問題。
2、為實現(xiàn)上述目的及其他相關(guān)目的，本專利技術(shù)提供一種多路計算器電路，所述多路計算器電路包括：處理單元、參數(shù)單元、檢測單元、計算單元和存儲單元；
3、所述處理單元用于配置計算參數(shù)信息和計算通道信息，根據(jù)計算標(biāo)志信號從所述參數(shù)單元中讀取并存儲所述計算參數(shù)信息和所述計算通道信息，及根據(jù)相應(yīng)通道完成信號從所述存儲單元的相應(yīng)存儲通道中讀取計算結(jié)果信息，其中，所述計算標(biāo)志信號包括觸發(fā)忙標(biāo)志信號和計算忙標(biāo)志信號；
4、所述參數(shù)單元與所述處理單元相連，用于根據(jù)配置信息生成所述計算參數(shù)信息、所述計算通道信息及檢測觸發(fā)信號；
5、所述檢測單元與所述參數(shù)單元相連，用于根據(jù)所述檢測觸發(fā)信號對所述計算參數(shù)信息和所述計算通道信息進行保護并生成計算觸發(fā)信號，及根據(jù)所述計算單元的狀態(tài)生成所述觸發(fā)忙標(biāo)志信號和所述計算忙標(biāo)志信號；
6、所述計算單元與所述檢測單元相連，用于根據(jù)所述計算觸發(fā)信號對所述計算參數(shù)信息進行計算并生成所述計算結(jié)果信息和計算完成信號；
7、所述存儲單元與所述檢測單元和所述計算單元相連，用于根據(jù)所述計算通道信息和所述計算完成信號將所述計算結(jié)果信息存儲至相應(yīng)的存儲通道中并生成所述相應(yīng)通道完成信號。
8、可選地，所述處理單元在配置所述計算參數(shù)信息中的各計算參數(shù)時生成相應(yīng)參數(shù)配置信號，在讀取所述計算參數(shù)信息中的各計算參數(shù)時生成相應(yīng)參數(shù)讀取信號；所述檢測單元包括：計算通道模塊、m個計算參數(shù)模塊、觸發(fā)生成模塊和標(biāo)志生成模塊，m為大于等于1的整數(shù)；
9、所述計算通道模塊與所述參數(shù)單元相連，用于根據(jù)所述檢測觸發(fā)信號對所述計算通道信息進行保護；
10、m個所述計算參數(shù)模塊與所述參數(shù)單元相連，用于根據(jù)所述檢測觸發(fā)信號對所述計算參數(shù)信息中的各計算參數(shù)進行保護；
11、所述觸發(fā)生成模塊與所述參數(shù)單元相連，用于根據(jù)所述檢測觸發(fā)信號生成所述計算觸發(fā)信號；
12、所述標(biāo)志生成模塊與所述處理單元、所述觸發(fā)生成模塊和所述計算單元相連，用于生成所述觸發(fā)忙標(biāo)志信號和所述計算忙標(biāo)志信號，其中，所述觸發(fā)忙標(biāo)志信號通過任一所述參數(shù)配置信號觸發(fā)，且所述觸發(fā)忙標(biāo)志信號通過所述計算觸發(fā)信號或任一所述參數(shù)讀取信號清零，所述計算忙標(biāo)志信號通過所述計算觸發(fā)信號觸發(fā)，且所述計算忙標(biāo)志信號通過所述計算完成信號清零。
13、可選地，所述計算通道模塊包括：第一多路復(fù)用器和第一寄存器，所述第一多路復(fù)用器的選擇端連接所述檢測觸發(fā)信號，第一輸入端連接所述第一寄存器的輸出端，第二輸入端連接所述計算通道信息，輸出端連接所述第一寄存器的輸入端，所述第一寄存器的輸出端輸出所述計算通道信息。
14、可選地，所述計算參數(shù)模塊包括：第二多路復(fù)用器和第二寄存器，所述第二多路復(fù)用器的選擇端連接所述檢測觸發(fā)信號，第一輸入端連接所述第二寄存器的輸出端，第二輸入端連接相應(yīng)計算參數(shù)，輸出端連接所述第二寄存器的輸入端，所述第二寄存器的輸出端輸出相應(yīng)計算參數(shù)。
15、可選地，所述觸發(fā)生成模塊包括d觸發(fā)器。
16、可選地，所述標(biāo)志生成模塊包括：第一或門、第二或門、第一rs觸發(fā)器和第二rs觸發(fā)器；所述第一或門的輸入端連接各所述參數(shù)配置信號，輸出端連接所述第一rs觸發(fā)器的置位端；所述第一rs觸發(fā)器的復(fù)位端連接所述第二或門的輸出端，輸出端生成所述觸發(fā)忙標(biāo)志信號；所述第二或門的輸入端連接所述計算觸發(fā)信號和各所述參數(shù)讀取信號；所述第二rs觸發(fā)器的置位端連接所述計算觸發(fā)信號，復(fù)位端連接所述計算完成信號，輸出端生成所述計算忙標(biāo)志信號。
17、可選地，所述存儲單元包括：信息轉(zhuǎn)換模塊和n個存儲通道，n為大于1的整數(shù)；
18、所述信息轉(zhuǎn)換模塊與所述檢測單元相連，用于將所述計算通道信息轉(zhuǎn)換為通道選擇信號，其中，所述通道選擇信號為一組n位的二進制碼；
19、n個所述存儲通道與所述計算單元和所述信息轉(zhuǎn)換模塊相連，用于根據(jù)所述計算完成信號和所述通道選擇信號將所述計算結(jié)果信息存儲至相應(yīng)存儲通道中并生成相應(yīng)通道完成信號。
20、可選地，所述處理單元在讀取相應(yīng)存儲通道中的計算結(jié)果信息時生成相應(yīng)通道讀取信號；所述存儲通道包括：與門、第三多路復(fù)用器、第三寄存器和第三rs觸發(fā)器；所述與門的第一輸入端連接所述計算完成信號，第二輸入端連接所述通道選擇信號的相應(yīng)位，輸出端連接所述第三多路復(fù)用器的選擇端和所述第三rs觸發(fā)器的置位端；所述第三多路復(fù)用器的第一輸入端連接所述第三寄存器的輸出端，第二輸入端連接所述計算結(jié)果信息，輸出端連接所述第三寄存器的輸入端，所述第三寄存器的輸出端輸出所述計算結(jié)果信息；所述第三rs觸發(fā)器的復(fù)位端連接相應(yīng)通道讀取信號，輸出端生成相應(yīng)通道完成信號。
21、本專利技術(shù)本文檔來自技高網(wǎng)...
【技術(shù)保護點】
1.一種多路計算器電路，其特征在于，所述多路計算器電路包括：處理單元、參數(shù)單元、檢測單元、計算單元和存儲單元；
2.根據(jù)權(quán)利要求1所述的多路計算器電路，其特征在于，所述處理單元在配置所述計算參數(shù)信息中的各計算參數(shù)時生成相應(yīng)參數(shù)配置信號，在讀取所述計算參數(shù)信息中的各計算參數(shù)時生成相應(yīng)參數(shù)讀取信號；所述檢測單元包括：計算通道模塊、M個計算參數(shù)模塊、觸發(fā)生成模塊和標(biāo)志生成模塊，M為大于等于1的整數(shù)；
3.根據(jù)權(quán)利要求2所述的多路計算器電路，其特征在于，所述計算通道模塊包括：第一多路復(fù)用器和第一寄存器，所述第一多路復(fù)用器的選擇端連接所述檢測觸發(fā)信號，第一輸入端連接所述第一寄存器的輸出端，第二輸入端連接所述計算通道信息，輸出端連接所述第一寄存器的輸入端，所述第一寄存器的輸出端輸出所述計算通道信息。
4.根據(jù)權(quán)利要求2或3所述的多路計算器電路，其特征在于，所述計算參數(shù)模塊包括：第二多路復(fù)用器和第二寄存器，所述第二多路復(fù)用器的選擇端連接所述檢測觸發(fā)信號，第一輸入端連接所述第二寄存器的輸出端，第二輸入端連接相應(yīng)計算參數(shù)，輸出端連接所述第二寄存器的輸入端，所述第
5.根據(jù)權(quán)利要求2所述的多路計算器電路，其特征在于，所述觸發(fā)生成模塊包括D觸發(fā)器。
6.根據(jù)權(quán)利要求2所述的多路計算器電路，其特征在于，所述標(biāo)志生成模塊包括：第一或門、第二或門、第一RS觸發(fā)器和第二RS觸發(fā)器；所述第一或門的輸入端連接各所述參數(shù)配置信號，輸出端連接所述第一RS觸發(fā)器的置位端；所述第一RS觸發(fā)器的復(fù)位端連接所述第二或門的輸出端，輸出端生成所述觸發(fā)忙標(biāo)志信號；所述第二或門的輸入端連接所述計算觸發(fā)信號和各所述參數(shù)讀取信號；所述第二RS觸發(fā)器的置位端連接所述計算觸發(fā)信號，復(fù)位端連接所述計算完成信號，輸出端生成所述計算忙標(biāo)志信號。
7.根據(jù)權(quán)利要求1所述的多路計算器電路，其特征在于，所述存儲單元包括：信息轉(zhuǎn)換模塊和N個存儲通道，N為大于1的整數(shù)；
8.根據(jù)權(quán)利要求7所述的多路計算器電路，其特征在于，所述處理單元在讀取相應(yīng)存儲通道中的計算結(jié)果信息時生成相應(yīng)通道讀取信號；所述存儲通道包括：與門、第三多路復(fù)用器、第三寄存器和第三RS觸發(fā)器；所述與門的第一輸入端連接所述計算完成信號，第二輸入端連接所述通道選擇信號的相應(yīng)位，輸出端連接所述第三多路復(fù)用器的選擇端和所述第三RS觸發(fā)器的置位端；所述第三多路復(fù)用器的第一輸入端連接所述第三寄存器的輸出端，第二輸入端連接所述計算結(jié)果信息，輸出端連接所述第三寄存器的輸入端，所述第三寄存器的輸出端輸出所述計算結(jié)果信息；所述第三RS觸發(fā)器的復(fù)位端連接相應(yīng)通道讀取信號，輸出端生成相應(yīng)通道完成信號。
9.一種電子芯片，其特征在于，所述電子芯片包括：如權(quán)利要求1-8任意一項所述的多路計算器電路。
10.一種如權(quán)利要求1-8任意一項所述的多路計算器電路執(zhí)行多計算任務(wù)的方法，其特征在于，所述方法包括：
...【技術(shù)特征摘要】
1.一種多路計算器電路，其特征在于，所述多路計算器電路包括：處理單元、參數(shù)單元、檢測單元、計算單元和存儲單元；
2.根據(jù)權(quán)利要求1所述的多路計算器電路，其特征在于，所述處理單元在配置所述計算參數(shù)信息中的各計算參數(shù)時生成相應(yīng)參數(shù)配置信號，在讀取所述計算參數(shù)信息中的各計算參數(shù)時生成相應(yīng)參數(shù)讀取信號；所述檢測單元包括：計算通道模塊、m個計算參數(shù)模塊、觸發(fā)生成模塊和標(biāo)志生成模塊，m為大于等于1的整數(shù)；
3.根據(jù)權(quán)利要求2所述的多路計算器電路，其特征在于，所述計算通道模塊包括：第一多路復(fù)用器和第一寄存器，所述第一多路復(fù)用器的選擇端連接所述檢測觸發(fā)信號，第一輸入端連接所述第一寄存器的輸出端，第二輸入端連接所述計算通道信息，輸出端連接所述第一寄存器的輸入端，所述第一寄存器的輸出端輸出所述計算通道信息。
4.根據(jù)權(quán)利要求2或3所述的多路計算器電路，其特征在于，所述計算參數(shù)模塊包括：第二多路復(fù)用器和第二寄存器，所述第二多路復(fù)用器的選擇端連接所述檢測觸發(fā)信號，第一輸入端連接所述第二寄存器的輸出端，第二輸入端連接相應(yīng)計算參數(shù)，輸出端連接所述第二寄存器的輸入端，所述第二寄存器的輸出端輸出相應(yīng)計算參數(shù)。
5.根據(jù)權(quán)利要求2所述的多路計算器電路，其特征在于，所述觸發(fā)生成模塊包括d觸發(fā)器。
6.根據(jù)權(quán)利要求2所述的多路計算器電路，其特征在于，所述標(biāo)志生成模塊包括：第一或門、第二或門、第一rs觸發(fā)器和第二rs觸發(fā)器；所述第一或...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李亞菲，趙旭東，華純，
申請(專利權(quán))人：華潤微集成電路無錫有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。