【技術實現步驟摘要】
本專利技術涉及半導體集成電路工藝領域，具體是一種u型電阻率溫度特性的多晶硅電阻制作方法。
技術介紹
1、半導體電阻器件是半導體芯片產品中應用最廣泛的器件之一，電阻的溫度特性在產品應用中非常重要，電阻率隨溫度變化產生的波動，往往直接影響產品性能和產品應用范圍。多晶硅薄膜電阻由于無pn結隔離，性能穩定，成本低廉，是制備電阻器件的常用材料，廣泛應用于微電子器件、半導體集成電路、mems壓力傳感器、熱敏傳感器等領域。上述電子產品的常用溫度范圍為-55℃~+125℃，需要電阻率在整個溫度范圍內變化極小，如何降低多晶硅電阻率在全溫范圍內的變化，是本領域技術人員亟待解決的技術問題。
2、經過對現有專利和文獻檢索，中國文獻《ain基片上重摻雜硼的多晶硅膜電阻率溫度特性》，在不同沉積溫度下沉積不同厚度的多晶硅膜，進行重摻雜硼，在室溫至450℃溫度范圍內，電阻率隨溫度的變化呈現u型特性，轉折溫度約250℃。該u型特性的溫度范圍太高，轉折溫度也很高，均遠遠高于電子產品的常用溫度區間，從-55℃到+125℃溫度范圍內，電阻率變化仍然較大。
技術實現思路
1、本專利技術的目的就是為了解決現有技術存在的低溫電阻率變化較大的缺陷，提供的一種u型電阻率溫度特性的多晶硅電阻制作方法。
2、本專利技術采用的技術方案如下：
3、一種u型電阻率溫度特性的多晶硅電阻制作方法，其特征在于包括以下步驟：
4、1）、在硅襯底及其氧化硅層上，采用lpcvd工藝淀積4000a多晶硅薄膜
5、2）、采用lpcvd工藝，在多晶硅薄膜上淀積一層厚度300a~500a的四乙氧基硅烷teos介質層，隨后進行rta快速熱退火，退火條件1080℃，通入氧氣，氧氣流量1l/min，100秒，rta快速熱退火對teos介質層增密；采用爐管工藝高溫退火對多晶硅再結晶，退火工藝條件為1150℃，90分鐘，通入n2，流量14l/min；
6、3）、在四乙氧基硅烷介質層上涂光刻膠層，然后進行光刻注入窗口，通過注入窗口注入硼雜質，注入雜質劑量2.0e15/cm2、能量80?kev，對多晶硅摻雜形成p型多晶硅電阻，
7、4）、然后光刻、刻蝕p型多晶硅電阻圖形至氧化硅層，保留?p型多晶硅電阻周圍一定寬度的本征多晶硅；
8、5）、在氧化硅層及p型多晶硅電阻上淀積6000a的psg介質層，用作多晶硅電阻的保護層，同時匹配應力，再通入氮氣進行低溫退火，退火條件800℃、30分鐘，氮氣流量10l/min，使得中心p型區向四周擴散形成低濃度p-多晶硅，與p型多晶硅電阻形成并聯。
9、本專利技術在二氧化硅層上淀積多晶硅薄膜，首先采用lpcvd工藝淀積一層薄teos介質層，隨后進行rta快速熱退火。再采用爐管高溫退火工藝對多晶硅再結晶，改變多晶硅的晶粒大小和晶粒間界。隨后，采用光刻、注入硼雜質形成p型多晶硅電阻，再光刻、刻蝕多晶硅圖形。最后，淀積厚psg介質層，氮氣低溫增密。
10、本專利技術多晶硅層上淀積teos并rta退火，避免多晶硅表面和邊緣的雜質離子不會向外擴散流失，提高多晶硅電阻一致性。關鍵的是，多晶硅層在淀積生長后、雜質離子摻雜前，首先經歷爐管高溫退火工藝，使得多晶硅的晶粒變大，晶粒間界變小，降低了p型低溫度系數多晶硅電阻的雜質離子注入劑量，并調整其溫度特性。淀積厚psg介質層，氮氣增密，對多晶電阻進行保護和應力匹配。更重要的是，采用光刻、注入的是p型電阻，為正溫度系數，最后經過氮氣低溫增密工藝，使得中心p型區向四周擴散形成低濃度p-區，為負溫度系數。通過光刻刻蝕保留一定寬度的擴散p-區（負tcr）并聯中心p型（正tcr）多晶硅電阻。從而在-55℃~+125℃溫度范圍內，得到多晶硅電阻率隨溫度的變化呈現u型特性，轉折溫度約為室溫，從-55℃到+125℃溫度范圍的電阻率溫度系數接近于0ppm/℃。
本文檔來自技高網...【技術保護點】
1.一種U型電阻率溫度特性的多晶硅電阻制作方法，其特征在于包括以下步驟：
【技術特征摘要】
1.一種u型電阻率溫度特性的多晶硅電...
【專利技術屬性】
技術研發人員：朱小燕，張海峰，徐鵬，高博，王博，王玉樂，
申請(專利權)人：華東光電集成器件研究所，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。