【技術實現步驟摘要】
本專利技術涉及集成電路板，更具體地，本專利技術涉及一種快速求解多層集成電路板中平面分割過孔的方法。
技術介紹
1、傳統的過孔分割方法依賴于復雜的網格化處理和迭代的幾何建模技術。這些方法在處理多層pcb結構時，往往需要大量的計算資源和時間，尤其是在面對高密度的電路設計時，其效率和準確性都難以滿足工業級應用的需求。此外，現有技術在處理電磁場與過孔相互作用時，往往采用近似計算，這在高頻應用中可能導致較大的誤差，影響電路的性能和可靠性。
2、隨著電子設備向更高性能和更復雜功能的方向發展，對多層pcb的設計提出了更高的要求。在高頻、高速、大功率的應用場景中，過孔的電磁特性對信號完整性和電源完整性的影響愈發顯著。因此，如何快速、準確地對多層pcb中的過孔進行分割，成為了電路設計和制造領域亟待解決的技術難題。現有的基于網格的分割方法和幾何建模技術在處理大規模問題時，計算效率低下，且難以適應不斷變化的設計需求。
3、為了解決上述問題，研究人員提出了一些改進的過孔分割技術，例如基于特征識別的分割方法和多層建模與映射技術。這些方法在一定程度上提高了分割的效率和準確性，但仍存在一些局限性。例如，基于特征識別的方法對特征的識別能力有很高的要求，而多層建模與映射技術在處理復雜多層結構時，數據結構的組織和處理仍然較為復雜。
技術實現思路
1、在本專利技術的第一方面中，提供了一種快速求解多層集成電路板中平面分割過孔的方法，包括如下步驟：
2、計算多層集成電路板內所有元素的連接
3、對于每一個孔，從上到下或者從下到上，找到與之連接的平面；
4、對于連接的平面的層進行排序；
5、組合兩個平面分割的孔的數據結構qmap<qpair<int,int>,qset<via>>；
6、轉換數據結構為qmap<via,qset<qpair<int,int>>>，即可得到每個via被平面相切割的關系；
7、基于得到的每個via被平面相切割的關系，切割出被平面分割的孔。
8、作為本申請的進一步改進，計算多層集成電路板內所有元素的連接關系包括以下步驟：
9、使用圖論算法構建電路板的連接圖；
10、通過電路板的連接圖，識別并記錄每個過孔與平面層之間的連接關系。
11、作為本申請的進一步改進，對于每一個孔，從上到下或者從下到上，找到與之連接的平面包括：
12、確定每個過孔的垂直位置；
13、根據過孔的垂直位置，識別與之相交的平面層；
14、記錄每個過孔與相交平面層的連接信息。
15、作為本申請的進一步改進，對于連接的平面的層進行排序包括：
16、根據平面層的物理位置或電氣特性，為每個平面層分配一個優先級值；
17、按照優先級值對平面層進行排序。
18、作為本申請的進一步改進，組合兩個平面分割的孔的數據結構qmap<qpair<int,int>,qset<via>>包括：
19、對于每一對相交的平面層，創建一個qpair<int,int>實例，表示這對平面層；
20、對于每個qpair<int,int>實例，創建一個qset<via>實例，用于存儲與這對平面層相交的過孔；
21、將每個過孔添加到與其相交的平面層對應的qset<via>中。
22、作為本申請的進一步改進，轉換數據結構為qmap<via,qset<qpair<int,int>>>包括：
23、對于每個過孔，創建一個qset<qpair<int,int>>實例，用于存儲該過孔相交的平面層對；
24、遍歷原始數據結構qmap<qpair<int,int>,qset<via>>，對于每個qpair<int,int>和對應的qset<via>，將每個過孔添加到其相交的平面層對對應的qset<qpair<int,int>>中；
25、構建完成新的數據結構qmap<via,qset<qpair<int,int>>>。
26、作為本申請的進一步改進，基于得到的每個via被平面相切割的關系，切割出被平面分割的孔包括：
27、遍歷數據結構qmap<via,qset<qpair<int,int>>>，對于每個過孔，獲取其相交的平面層對；
28、根據相交的平面層對，確定過孔的分割位置；
29、基于確定過孔的分割位置切割出被平面分割的孔。
30、在本專利技術的第二方面中，提供了一種多層集成電路板的過孔分割系統，該系統包括：
31、計算模塊，用于計算多層集成電路板內所有元素的連接關系；
32、連接平面模塊，用于對于每一個孔，從上到下或者從下到上，找到與之連接的平面；
33、排序模塊，用于對于連接的平面的層進行排序；
34、組合模塊，用于組合兩個平面分割的孔的數據結構qmap<qpair<int,int>,qset<via>>；
35、轉換模塊，用于轉換數據結構為qmap<via,qset<qpair<int,int>>>，即可得到每個via被平面相切割的關系；
36、切割模塊，用于基于得到的每個via被平面相切割的關系，切割出被平面分割的孔。
37、在本專利技術的第三方面中，提供了一種電子設備，包括：
38、至少一個處理器；以及
39、與所述至少一個處理器通信連接的存儲器；其中，所述存儲器存儲有可被所述至少一個處理器執行的指令，所述指令被所述至少一個處理器執行，以使所述至少一個處理器能夠執行本專利技術第一方面中任一項所述的一種快速求解多層集成電路板中平面分割過孔的方法。
40、在本專利技術的第四方面中，提供了一種存儲有計算機指令的非瞬時計算機可讀存儲介質，其中，所述計算機指令用于使所述計算機執行本專利技術第一方面中任一項所述的一種快速求解多層集成電路板中平面分割過孔的方法。
41、根據本專利技術的上述實施例至少具有以下有益效果：根據本專利技術的實施例，該快速求解多層集成電路板中平面分割過孔的方法具有顯著的有益效果：通過精確計算電路板內所有元素的連接關系和創新性地使用qmap數據結構來組織過孔與平面層之間的關系，本專利技術大幅提高了過孔分割的效率和準確性。這種方法不僅減少了設計階段的迭代次數，還降低了制造過程中的誤差率，從而縮短了整體的生本文檔來自技高網...
【技術保護點】
1.一種快速求解多層集成電路板中平面分割過孔的方法，其特征在于，包括如下步驟：
2.根據權利要求1所述的方法，其特征在于，計算多層集成電路板內所有元素的連接關系包括以下步驟：
3.根據權利要求1或2所述的方法，其特征在于，對于每一個孔，從上到下或者從下到上，找到與之連接的平面包括：
4.根據權利要求1或3所述的方法，其特征在于，對于連接的平面的層進行排序包括：
5.根據權利要求1或4所述的方法，其特征在于，組合兩個平面分割的孔的數據結構QMap<QPair<int,int>,QSet<Via>>包括：
6.根據權利要求1或5所述的方法，其特征在于，轉換數據結構為QMap<Via,QSet<QPair<int,int>>>包括：
7.根據權利要求1或6所述的方法，其特征在于，基于得到的每個Via被平面相切割的關系，切割出被平面分割的孔包括：
8.一種多層集成電路板的過孔分割系統，其特征在于，該系統包括：
9.一種電子
10.一種存儲有計算機指令的非瞬時計算機可讀存儲介質，其中，所述計算機指令用于使所述計算機執行根據權利要求1-7中任一項所述的一種快速求解多層集成電路板中平面分割過孔的方法。
...【技術特征摘要】
1.一種快速求解多層集成電路板中平面分割過孔的方法，其特征在于，包括如下步驟：
2.根據權利要求1所述的方法，其特征在于，計算多層集成電路板內所有元素的連接關系包括以下步驟：
3.根據權利要求1或2所述的方法，其特征在于，對于每一個孔，從上到下或者從下到上，找到與之連接的平面包括：
4.根據權利要求1或3所述的方法，其特征在于，對于連接的平面的層進行排序包括：
5.根據權利要求1或4所述的方法，其特征在于，組合兩個平面分割的孔的數據結構qmap<qpair<int,int>,qset<via>>包括：
...【專利技術屬性】
技術研發人員：蔣歷國，代文亮，高立興，堵云竹，郭亮，
申請(專利權)人：芯和半導體科技上海股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。